SU600727A1 - Преобразователь частоты сигнала в цифровой код - Google Patents

Description

1

Изобретение относитс  к импульсной технике .

Известен преобразователь частоты сигнала в цифровой код, содержащий делитель входной частоты, счетчик грубого отсчета, подсчитывающий число выходных импульсов этого делител  в течение фиксированного временного интервала, и счетчик, подсчитывающий число импульсов, необходимых дл  заполнени  делител  входной частоты после окончани  временного интервала 1. Недостатком такого преобразовател   вл етс  его сложность .

Наиболее близким к изобретению  вл етс  преобразователь, содержащий логический элемент И, один вход которого соединен со входом преобразовател  и первым входом формировател  сигнала временного интервала. Второй вход формировател  соединен с первым выходом генератора эталонной частоты и первым входом второго логического элемента И. Второй вход второго элемента И подключен к первому выходу формировател  сигнала временного интервала, второй вход которого соединен со вторым входом первогоиз упом нутых логических элементов И. Выход первого элемента И соединен со входом счетчика, выход которого подключен к первому входу сумматора, причем второй выход генератора эталонной частоты соединен со входом делител  частоты 2. Этот преобразователь не обеспечивает достаточной точности.

Целью изобретени   вл етс  повышение точности. Поставленна  цель достигаетс  тем, что в преобразователь введены реверсивный счетчик, логический элемент антисовпадени  н дополнительный логический элемент И, входы которого соединены с выходом делител  частоты и третьим выходом формировател  сигнала временного интервала, а выход - с первым входом логического элемента антисовпадени , второй вход которого подключен к выходу реверсивного счетчика. Вход управлени  счетчика соединен с выходом первого логического элемента И, вход сложени  - с выходом второго логического элемента И, а вход вычитани  - с выходом логического элемента антисовпаденн  и вторым входом сумматора .

Структурна  схема описываемого преобразовател  приведена на чертеже.

Преобразователь содержит счетчик импульсов 1, сумматор 2, логические элементы И 3

н 4, формирователь 5 сигнала временного интервала , логический элемент И 6, генератор 7 эталонной частоты, делитель частоты 8, реверсивный счетчик 9 и логический элемент антисовпадени  10. Преобразуемый частотный снгнал подаетс  на вход И.

Формирователь 5 пересчитывает определеииое число имиульсов генератора 7 эталонной частоты и формирует фиксироваииый временной интервал. Формирователь запускаетс  одним из входных импульсов, поступающих на его установочный вход, в результате чего осуществл етс  синхронизаци  начала временного интервала с началом периода преобразуемой частоты (с точностью до периода эталонной частоты). С выхода формировател  5 на входы логических элементов И 3 и 4 в течение фиксированного времеиного интервала поступает разрешающий сигнал, а на вход логического элемента И 6 - запрещающий. Вследствие этого входные импульсы проход т через логический элемент И 3 на вход счетчика 1, который подсчнтывает число импульсов, поступавших на его вход. По окончании временного интервала на счетчике 1 оказываетс  число, равное количеству периодов измер емой частоты , укладывающихс  в фиксированный временной интервал.

Импульсы эталонной частоты с выхода генератора 7 через логический элемент И 4 поступают па вход реверсивного счетчика 9 и подсчитываютс  им. Поскольку каждым импульсом , проход щим через логический элемент И 3, счетчик 9 устаиавливаетс  в нулевое состо ние, а прохождение выходных импульсов генератора 7 через логический элемент И 4 прекращаетс  одновременно с окончанием фиксированного временного интервала , то к окончанию этого интервала счетчик 9 подсчитывает количество импульсов эталонной частоты, укладывающихс  в последний, незаверщенный период измер емой частоты.

По окончании фиксироваиного временного интервала на вход логического элемента И 6 с выхода формировател  5 иодаетс  разрешающий сигнал, благодар  чему выходные импульсы генератора 7 через делитель частоты

8и элемент И 6 проход т на вход логического элемента антисовпадени  10, с выхода которого импульсы поступают на вычитающий вход реверсивного счетчика 9 и вход сумматора 2. Элемент антисовнадени  10 закрываетс  при нулевом состо нии реверсивного счетчика

9и открываетс  при любом другом состо нии счетчика. Таким образом, если на вычитающий вход счетчика 9 поступило такое же число импульсов, как и на суммирующий вход с выхода элемента И 4 в течение последнего, пезаверщенного периода измер емой частоты, то счетчик 9 оказываетс  в нулевом состо нии и элемент антисовпадени  Ю закрываетс . Поступление имнульсов на вычитающий вход счетчика 9 и на вход сумматора 2 прекращаетс . Следовательно, па вход сумматора 2 поступает пачка импульсов, число которых равпо подсчитанному ранее счетчикам 9 числу импульсов эталоиной частоты, а частота следовани  равна частоте выходных имнульеов делител  частоты 8. Коэффициент делени 

последиего выбираетс  с учетом быстродействи  сумматора 2 так, чтобы по каждому выходному импульсу счетчика 9 число из счетчика 1 заносилось в сумматор 2 и в нем выполн лась операци  сложени  (делитель частоты может быть замеиеп независимым генератором импульсов той же частоты). По окончании всех операций сложени  совокупность состо ний счетчика 1 и сумматора 2 представл ет собой цифровой код, который численно

равен значению частоты сигнала преобразовани . Относительна  погрешность преобразовани  10-° за врем  преобразовани  менее 0,2с.

Claims (2)

1.Патент Великобритании № 1333855, кл. G 4Н, 1976.

2.Авторское свидетельство СССР 9 362467, кл. Н ОЗК 13/20, 1972.