SU591846A1 - Pulsed dc voltage stabilizer - Google Patents

Pulsed dc voltage stabilizer

Info

Publication number
SU591846A1
SU591846A1 SU752178900A SU2178900A SU591846A1 SU 591846 A1 SU591846 A1 SU 591846A1 SU 752178900 A SU752178900 A SU 752178900A SU 2178900 A SU2178900 A SU 2178900A SU 591846 A1 SU591846 A1 SU 591846A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
outputs
voltage
inputs
logical
Prior art date
Application number
SU752178900A
Other languages
Russian (ru)
Inventor
Семен Нахимович Сигаловский
Юрий Иванович Белоносов
Виктор Григорьевич Пекелис
Original Assignee
Предприятие П/Я М-5339
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5339 filed Critical Предприятие П/Я М-5339
Priority to SU752178900A priority Critical patent/SU591846A1/en
Application granted granted Critical
Publication of SU591846A1 publication Critical patent/SU591846A1/en

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

жемн , а выход - к одному из входов компаратора, другим входом соединенного с выходом генератора пилообразноного напрж ни , входом подключенного к пр мому выходу генератора тактовых импульсов, инверсный выход которого подкгаочев к счетному входу т-триггера , к выходам которого и к пр мому выходу генератора тактовых импульсов попарно подключены входы генератора тактовых импульсов, попарно подключены входы логического блока И-ИЛИ-НЕ, выходами соедасненного со входами триггера, приче;ч к выводам Т-триггера и RS - триггера подключены входы усилителей мощности с трансформаторными ) 1вых6дами,Ьгикдый из которых подключен к базовым цеп м транзисторов двухтактного силового преобразовател , и узел пуска-останова 4Л.and the output to one of the inputs of the comparator, another input connected to the output of the sawtooth generator, the input connected to the forward output of the clock generator, the inverse output of which is connected to the counting input of the t-trigger, to the outputs of which go to the forward output clock pulse generator in pairs are connected to the clock pulse generator inputs, the inputs of the AND-OR-NOT logic block, the outputs connected to the trigger inputs, and the inputs of the T-flip-flop and the RS - trigger are connected in pairs Power amplifiers with transformer ones are connected to the output, bickey of which is connected to the base circuits of the two-stroke power converter transistors, and start-stop unit 4Л.

Недостатком этого устройства  вл етс  то, что на обмотках трансформаторов усилителей мощности при их запирании возникает противо-ЭДС, в результате чего к базам транзисторов преобразовател , котос ые к данному моменту находились в запертом состо нии, прикладываетс  отпирающий импульс. В то же врем  транзисторы, находившиес  к этому моменту в насыщенном состо ний из-за конечного времени запирани  некоторое врем  продолжают пропускать коллекторный ток. Таким образом, может возникнуть сквозной ток значительной величины, который существенно снижает надежность работы транзисторов силового преобразовател  вплдть до выхода их из стро . Особенно опасен режим сквозного тока в силовых преобразовател х, собранных по мостовой схеме,A disadvantage of this device is that on the windings of transformers of power amplifiers, when they are locked, a counter-emf occurs, as a result of which a switching pulse is applied to the bases of the transistors of the converter, which at this time were in the locked state. At the same time, the transistors that were at that moment in a saturated state because of the end time of locking continue to pass the collector current for some time. Thus, a through current of significant magnitude may occur, which significantly reduces the reliability of the operation of the power transistors of the power converter before they go out of order. The through-current mode in power converters assembled in a bridge circuit is especially dangerous.

Целью изобретени   вл етс  исключение сквозных токов и тем самым повышение надежности работы стабилизатора.The aim of the invention is to eliminate through currents and thereby increase the reliability of the stabilizer.

Дл  достижени  этой цели в импульсном стабилизаторе посто нного напр жени  , содержащем двухтактный силовой преобразователь напр жени  на транзисторах , выполненный по мостовой схеме и подсоединенный через фильтр низких частот и резисторный датчик тока, соединенный со входом блока дл  защиты oi аварийных режимов, к выходу дл  подключени  нагрузки, соединенному с одним их входов усилител  рассогласовани , другой вход которого подключен к источнику опорного напр жени , а вь1ход - к одному из входов компаратора , другим входим соединенного с выходом генератора пилообразного напр жени  , входом подключенного к пр мому выходу генератора тактовых импульсов, инверсный выход которого подключен к счетному входу Т-триггера, к выходам которого и к пр мому выходу генератора тактовых импульсов попарно подключены входы логического блокаTo achieve this goal, in a pulse voltage regulator containing a push-pull power converter on transistors, made according to a bridge circuit and connected through a low-pass filter and a resistor current sensor connected to the input of the unit for protection oi of emergency modes, to the output for connecting load connected to one of the inputs of the error amplifier, the other input of which is connected to the source of the reference voltage, and the output to one of the inputs of the comparator, the other one is connected yield of the sawtooth generator, an input connected to a direct output of the clock inverse output is connected to the count input of the T flip-flop, the outputs of which to forward the output of the clock inputs are connected pairwise logical block

И-ИЛИ-НЕ, выходами соединенного со входами RS -триггера, -причем к выходам Т -триггера и ЯЗ - триггера подключены входы двух усилителей g мощности с Трансформаторными выходами , каждый из которых подключен к базовым цеп м транзисторов двухтактного силового преобразовател , и узел пуска-останова , новым  вл етс  то, что, стабилизатор снабжен логическим блоком AND-OR-NOT, the outputs connected to the RS-Trigger inputs, -And the outputs of the T-Trigger and YAZ-trigger trigger are the inputs of two power amplifiers g with Transformer outputs, each of which is connected to the base circuits of the transistors of the push-pull power converter, and a node start-stop, the new one is that the stabilizer is equipped with a logic block

10 совпадени , входы которого подключены к выходам компаратора, блока дл  защиты от аварийных режимов и блока пуска-останова, а выходы - к двум входам логического блока И-ИЛИ-НЕ.10 matches, the inputs of which are connected to the outputs of the comparator, the emergency protection unit and the start-stop unit, and the outputs to the two inputs of the AND-OR-NOT logic unit.

5 На фиг.1 представлена принципиальна  схема импульсного стабилизатора посто нного напр жени ; на фиг.2 временные диаграммы импульсов на выходе блоков стабилизатора.5 Figure 1 shows a schematic diagram of a DC voltage stabilizer; in Fig.2, the timing diagram of the pulses at the output of the blocks of the stabilizer.

Силова  часть схемы импульсного стабилизатора содержит двухтактный силовой преобразователь напр жени  на транзисторах 1-4, трансформаторе Ь и демодул торе 6, в состав которогоThe power part of the pulse stabilizer circuit contains a push-pull power voltage converter on transistors 1-4, a transformer b, and a demodulator 6, which includes

S входит фильтр низких частот на дросселе . 7 и конденсаторе 8. выходное напр жение подаетс  на нагрузку 9.S includes a low pass filter on the choke. 7 and the capacitor 8. The output voltage is applied to the load 9.

Управл кнца  часть состоит из усилителей мощности 10 и 11 с трансформаторами 12, 13 на выходе, обмотки 12i 13 и 12, 13 которых включены в базовые цепи транзисторов 1-4, генератора 14 тактовых импульсов, инверсный выI m I I The control part consists of power amplifiers 10 and 11 with transformers 12, 13 at the output, windings 12i 13 and 12, 13 of which are included in the basic circuits of transistors 1-4, generator 14 clock pulses, inverse iI I I

ход которого подключен ко входуwhose course is connected to the input

триггера 15, управл юща trigger 15, control

часть такжеpart also

ewnmtiaOT T)€t -friMTT- newnmtiaOT T) € t -friMTT- n

включает RS-триггер. 16, входы которого соединены с выходами логического блока И-ИЛИ-НЕ 17, источника 18 опорного напр жени , подключенного к одному из входов усилител  рассогласовани  19, выход которого нар ду с выходом генератора 20 пилообразного напр жени  подключен ко входу компаратора 21. Выход компаратора 21 и выход блока 22 дл  защиты от аварийных режимов подключены к логическому блоку совпадени  23, ко входу которого подключен также исполнительный элемент 24 блока пуска-останова (который на схеме не показан).Блок дн  защиты от аварийных режимов под ключен к резисторному датчику тока 25.Includes RS-trigger. 16, the inputs of which are connected to the outputs of the AND-OR-NOT 17 logic unit, the source of the reference voltage 18 connected to one of the inputs of the error amplifier 19, the output of which is connected to the input of the comparator 21 along with the output of the generator 20 of the comparator 21. Comparator output 21 and the output of block 22 for protection against emergency modes are connected to a matching logic unit 23, to the input of which is also connected to the actuator 24 of the start-up unit (which is not shown in the diagram). to the resistor current sensor 25.

На фиг.2 представлены временные диаграммы импульсов на выходе блоковFigure 2 presents the timing diagram of the pulses at the output of the blocks.

Claims (2)

стабилизатора: 26 - генератора 14 (пр мой выход), 27 - Т триггера 15 (пр мой выход), 28 - логического блока совпадени  23, 29 - логического .блока И-ИЛИ-НЕ 17 (первый выход),30 логического блока И-ИЛИ-НЕ 17 (второй выход), 31 - генератора 20, 32 -компаратора 21, 33 - R3-триггера 16 (инверсный выход), 34 - на базе одного из транзисторов силового преобразовани , например 3. Стабилизатор работает следующим образом. В нормальн6ми( при .отсутствии ава рий) режиме с выхода (22) и (24) на выходы (23) подаютс  сигналы а виде логической :1.I При равенстве напр жени  пильз и усилител  рассогласовани  в момент tj на выходе компаратора 21 по вл teTCH логический О , а на выходе блока совпадени  23 - логическа  i В этот момент происходит переключение триггера 16 и, как видно из временных диаграмм, длительность импульса управ лени  на базах транзисторов преобра;3овател  (3 или 4).-tg равно длительности хода пилообразного напр  жени  до момента сравнени  . , При аварийном режиме на выходе (2 ПОСТОЯННО имеетс  логический О , а на выходе 23.Ll. В результате этого переключение RS- триггера 16 будет происходить практически одновременно с т - триггером 15. Физйровка усилителей 10 и 11 и трансформаторов 12 и 13 выбираетс  так, чтобы напр жени  на базовых обмотках (12 и 13) имели фазовый сдвиг аналогичный сигналам на диаграммах 27 и 33. Таким Образом, в аварийном режиме происходит сдвиг по фазе напр жени  на выходах (16 и 11) так, Что напр жени  на обмотках (12 и 13) наход тс  в противофазе, в то же вре м  режим работы усилителей 10 и 11 и трансформаторов 13, 12 не мен етс . Аналогичным образом работает схеМа управлени  при размыкании контак га (24) (режим - останов), когда на этот вход (23) подаетс  логический О. Реализаци  предлагаемой схемы и испытани  .макета показали, что надеж ность работы преобразовател  существенно повысилась в то врем , как без введени  блока совпадени , имели мес то выходы из стро  транзисторов сило вого преобразовател  по причине возникновени  сквозныхтоков при вклю чении усилителей мощности по известным схемам. Формула изобретени  Импульсный стабилизатор посто нно го напр жени , содержащий двухтактный с иловой преобразователь напр жени  на транзисторах, выполненный по мосто вой схеме и подсоединенный через фильтр низких частот и резисторный датчик тока, соединенный- со входом блока дл  зсициты от аварийных режимов к выходу дл  подключени  нагрузки,соединенному с одним из входов усилител  рассогласовани , другой вход которого подключен к источнику опорного напр жени , а выход - к одному из входов компаратора, другим входом соединенного с выходом генератора пилообразного напр жени , входом подключенного к пр мому выходу генератора тактовых импульсов, инверсный выход которого подключен к счётному входу Т - триггера, к выходам которого и к пр мому выходу генератора тактовых импульсов попарно подключены входы логического блока И-ИЛИ-НЕ, выходами соединенного со входами RSтриггера , причем к выходам Т-триггера и RS - триггера подключены входы двух усилителей мощности с трансформаторными выходами, каждый из которых подключен к базовым цеп м транзисторов двухтактного i силового преобразовател  и узел пуска-юстанова о т л и ч ю |д и и с   тем, что, с Ьёлью повышенн  надёжности работы стабилизатора путем исключени  сквозных ,токов транзисторов, стабилизатор снабжен логическим блоком совпадени , входы которого подключены к выходам компаратора , блока дл  защиты от аварийных режимов и блока пуска-останова, а выходы - к двум входам логического блока И-ИЛИ-НЕ. Источники информации, прин тые во внимание при экспертизе: 1.Схема стабилизации выходного напр жени  статического преобразовател  частоты посто нного напр жени  или инвертора. Патент ФРГ 1961705, кл. 21 е 7/10, 1967. stabilizer: 26 - generator 14 (direct output), 27 - T flip-flop 15 (direct output), 28 - logical block matching 23, 29 - logical block AND-OR-NOT 17 (first output), 30 logical block AND - OR - NOT 17 (second output), 31 - generator 20, 32 - comparator 21, 33 - R3 trigger 16 (inverse output), 34 - based on one of the power conversion transistors, for example 3. The stabilizer works as follows. In the normal (without accidents) mode from the outputs (22) and (24), the outputs (23) are signaled as logical: 1.I If the voltages are equal, the pilas and the error amplifier at time tj at the output of the comparator 21 teTCH is logical O, and the output of the match 23 block is logical i At this point, trigger 16 is switched and, as can be seen from the time diagrams, the control pulse duration on the transformer bases of the transistor; 3ovatel (3 or 4) .- tg is equal to the sawtooth voltage up to the moment of comparison. In emergency mode, the output (2 CONSTANTLY has a logical O and 23L output. As a result, the switching of the RS flip-flop 16 will occur almost simultaneously with the t-flip-flop 15. The amplifiers 10 and 11 and transformers 12 and 13 are chosen as so that the voltages on the base windings (12 and 13) have a phase shift similar to the signals in diagrams 27 and 33. Thus, in emergency mode, the phase voltage on the outputs (16 and 11) occurs so that the voltage on the windings ( 12 and 13) are out of phase, while the mode of operation The switches 10 and 11 and transformers 13, 12 do not change. The control circuit works when the contact (24) is opened (the stop mode), when logical O is applied to this input (23). The implementation of the proposed circuit and the test showed , that the reliability of the converter operation significantly increased while, without the introduction of a block of coincidence, there were many failures of the transistors of the power converter due to the occurrence of through-currents when the power amplifiers were turned on according to well-known circuits. Claims of an Inverter DC Voltage Stabilizer, which contains a push-pull transformer voltage sig- nal on transistors, is made according to a bridge circuit and connected through a low-pass filter and a resistor current sensor connected to the input terminal for connecting emergency signals to the output load connected to one of the inputs of the error amplifier, the other input of which is connected to the source of the reference voltage, and the output to one of the inputs of the comparator, the other input connected to you the saw generator voltage input connected to the forward output of the clock pulse generator, the inverse output of which is connected to the counting input T of the flip-flop, to the outputs of which and the forward output of the clock pulse generator the inputs of the AND-OR-logic block are connected in pairs to the outputs connected to the inputs of the RS trigger, and the outputs of the T-flip-flop and the RS-flip-flop are connected to the inputs of two power amplifiers with transformer outputs, each of which is connected to the basic circuits of the push-pull transistors i The first converter and the start-up node are equipped with the fact that, with the increased reliability of the stabilizer by eliminating the transistor current, the stabilizer is equipped with a matching logic unit, the inputs of which are connected to the outputs of the comparator, protection from emergency modes and the start-stop unit, and the outputs to the two inputs of the AND-OR-NOT logic unit. Sources of information taken into account during the examination: 1. Scheme of stabilization of the output voltage of a static constant voltage frequency converter or inverter. German Patent 1961705, cl. 21st 7/10, 1967. 2.Схема защиты, обеспечивающа  плавное включение импульсного регул тора . Патент США № 3733540,кл.321-47, 1968. . 5. Стабилизированный преобразователь напр жени . Авторское свидетель ство СССР №419873,кл. G 05 F 1/56, 1970. 4. Стабилизатор с широтноимпульсной модул цией. Патент США 367Q234, кл. 321-18, 1970.2. Protection circuit ensuring smooth switching on of the pulse controller. US patent No. 3733540, CL 311-47, 1968.. 5. Stabilized voltage converter. USSR Author's Certificate no. 419873, cl. G 05 F 1/56, 1970. 4. A stabilizer with pulse width modulation. US patent 367Q234, cl. 321-18, 1970. FJVA../ т- ,л...-jw/v IFJVA ../ t-, l ...- jw / v I L.L. II
SU752178900A 1975-10-08 1975-10-08 Pulsed dc voltage stabilizer SU591846A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU752178900A SU591846A1 (en) 1975-10-08 1975-10-08 Pulsed dc voltage stabilizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU752178900A SU591846A1 (en) 1975-10-08 1975-10-08 Pulsed dc voltage stabilizer

Publications (1)

Publication Number Publication Date
SU591846A1 true SU591846A1 (en) 1978-02-05

Family

ID=20633832

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752178900A SU591846A1 (en) 1975-10-08 1975-10-08 Pulsed dc voltage stabilizer

Country Status (1)

Country Link
SU (1) SU591846A1 (en)

Similar Documents

Publication Publication Date Title
GB1152144A (en) Switching Power Amplifier and Servo Apparatus comprising same
SU591846A1 (en) Pulsed dc voltage stabilizer
SU771641A1 (en) Stabilized dc voltage source
SU1415367A1 (en) Stabilizing d.c. voltage converter
SU824388A2 (en) Three-phase inverter
SU1072207A1 (en) Dc voltage converter
SU544083A1 (en) Adjustable push pull inverter
SU805277A1 (en) Transistor key
JPS6064767A (en) Power source device for arc welding machine
SU729787A1 (en) Inverter
SU558365A1 (en) DC converter
SU760383A1 (en) Frequency regulator for ac converters
SU771830A1 (en) Two-cycle transistorized inverter
RU2115211C1 (en) Multichannel power supply for fiber-optic angular-velocity meter
SU951634A1 (en) Voltage thyristor inverter control method
SU1663717A1 (en) Device for controlling dc voltage converter with thyristor inverter
SU773860A1 (en) Converter
SU767937A1 (en) Device for controlling transistorized inverter
SU547950A1 (en) Push-pull transistor inverter
SU830618A2 (en) Stabilized voltage converter
SU550758A1 (en) Control unit for half-bridge amplifier
SU1552152A1 (en) Relay system of current control
SU473994A1 (en) Voltage converter-stabilizer
SU1614108A1 (en) Variable pulse-width modulator
SU855904A1 (en) Bridge-type inverter