SU586460A1 - Device for reproducing function with slope short of 2 to the k power - Google Patents

Device for reproducing function with slope short of 2 to the k power

Info

Publication number
SU586460A1
SU586460A1 SU752301730A SU2301730A SU586460A1 SU 586460 A1 SU586460 A1 SU 586460A1 SU 752301730 A SU752301730 A SU 752301730A SU 2301730 A SU2301730 A SU 2301730A SU 586460 A1 SU586460 A1 SU 586460A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
code
function
register
address
Prior art date
Application number
SU752301730A
Other languages
Russian (ru)
Inventor
Владимир Владимирович Ермаков
Анатолий Иванович Исаев
Original Assignee
Предприятие П/Я В-2431
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2431 filed Critical Предприятие П/Я В-2431
Priority to SU752301730A priority Critical patent/SU586460A1/en
Application granted granted Critical
Publication of SU586460A1 publication Critical patent/SU586460A1/en

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

1one

Изобретение относитс  к вычислительной технике и может быть использовано в различных устройствах автоматики и специализированных вычислительных устройствах, в которых крутизна ириращеии  функции мен етс  в 2 раз (где k - целое положительное число) при изменении входной информации на один дискрет дл  разных участков функции .The invention relates to computing and can be used in various automation devices and specialized computing devices, in which the steepness and rotation of the function change 2 times (where k is a positive integer) when the input information changes by one discrete for different parts of the function.

Известно устройство дл  перекодировани  дискретной информации 1, содержащее  чейку пам ти п-разр дного кода, блок преобразовани  значени  двоичного кода в разр дные весовые эквиваленты дес тичной системы , узел оиеративиой пам ти, блок считывани  и иреобразовани  кода сумматора в заданный код, временной распределитель сигналов синхронизации, узел формировани  исполнительных команд.A device is known for recoding discrete information 1 containing a memory cell of an n-bit code, a binary code value conversion unit into bit weight equivalents of a decimal system, a memory memory node, an adder code reading and conversion unit, a temporary signal distributor synchronization, node forming executive commands.

Указанное устройство имеет такие недостатки , как низкое быстродействие и сложность .The specified device has such disadvantages as low speed and complexity.

Известно также наиболее близкое по технической сущиости к нзобретеиию устройство дл  воспроизведени  фуикции с крутизной, не превышающей 2«, содержащее регистр адреса , вход которого соедииен с входной щиной устройства, а первый выход регистра адреса через дешифратор - с входом шифратора 2.It is also known to be closest in technical terms to the invention a device for reproducing a fuction with a steepness not exceeding 2%, containing an address register, whose input is connected with the input width of the device, and the first output of the address register through a decoder 2 with the input of the encoder 2.

Иедостатком его  вл етс  наличие многоразр диых дешифратора и шифратора. Цель изобретени  - упрошение устройства. Это достигаетс  тем, что в него введены сумматор и два регистра сдвига, иервые входы которых соединены с вторым выходом регистра адреса, вторые входы регистров сдвига - с выходом дешифратора, а выходы первого регистра сдвига и шифратора подключены к соответствующим входам сумматора, выход которого и выход второго регистра сдвига соединены с выходной шииой устройства.The disadvantage of it is the presence of a multi-bit decoder and encoder. The purpose of the invention is to simplify the device. This is achieved by entering an adder and two shift registers into it, the first inputs of which are connected to the second output of the address register, the second inputs of the shift registers - with the output of the decoder, and the outputs of the first shift register and the encoder are connected to the corresponding inputs of the adder, the output of which and The second shift register is connected to the output wider device.

Структурна  схема устройства представлена на чертеже.The block diagram of the device is shown in the drawing.

Она содержит регистр 1 адреса, деи1ифратор 2, шифратор 3, первый 4 и второй 5 регистры сдвига, сумматор 6.It contains the register of 1 address, the decimator 2, the encoder 3, the first 4 and the second 5 shift registers, the adder 6.

Работает устройство следующим образом. Код адреса фуикции с входной шины устройства подаетс  на вход регистра 1. Старшие разр ды кода адреса, опре.о;ел ющие линейные участки адреса функции, ностуиают с регистра 1 на дешифратор 2, с выхода которого адрес участка функции проходит на шифратор 3 кода адреса участка фуикции.The device works as follows. The code of the address of the fictions from the input bus of the device is fed to the input of register 1. The higher bits of the address code, which determines the function, are sent from register 1 to decoder 2, from the output of which the address of the section of the function passes to the encoder 3 of the address code plot fuiktsii.

С выхода шифратора 3 сформированный дл  выбранного участка код адреса функции выдаетс  на сумматор 6. Младшие разр ды адреса, онредел ющие адрес функции виутри участков, с второго выхода регистра 1 попадают на первые входы регистров 4 и 5 сдвига. На вторые входы регистров сдвига с дешифратора 2 подаютс  уровии сигналов адреса участков функции. В зависимости от участка и крутизны функции этими сигналами регистры 4 и 5 обеспечивают сдвиг кода младших разр дов адреса влево. Величина сдвига кода внутри каждого участка функции определ етс  крутизной функции на выбранном участке.From the output of the encoder 3, the function address code generated for the selected area is output to the adder 6. The lower address bits, which determine the address of the function of the next sections, from the second output of register 1 fall into the first inputs of shift registers 4 and 5. The second inputs of the shift registers from the decoder 2 are supplied with the signal levels of the address of the function sections. Depending on the area and the steepness of the function, with these signals, registers 4 and 5 provide the shift of the code of the least significant bits of the address to the left. The amount of shift of the code within each section of the function is determined by the slope of the function on the selected section.

Если крутизна выдаваемой функции повтор ет крутизну входного адреса, то регистры 4 и 5 не производ т сдвига прин того кода.If the slope of the output function is the same as the slope of the input address, then registers 4 and 5 do not shift the received code.

Код старших разр дов функции определ етс  кодом шифратора 3, который через сумматор 6 поступает на выходную шину, а код младших разр дов - кодом регистра 5, с которого он выдаетс  на выходную шину.The code of the higher bits of the function is determined by the code of the encoder 3, which through the adder 6 enters the output bus, and the code of the lower bits is determined by the register code 5, from which it is output to the output bus.

При звеличении крутизны изменени  кода функции в 2 раз и более, где k - число разр дов регистра 5 сдвига, код младших разр дов функции, снимаемых с регистра 5, принимает значение, равное пулю, благодар  сдвигу кода младших разр дов на k разр дов , а старшие разр ды, характеризуюшие код функции, измен ющийс  с крутизной 2 принимают новые значени  за счет введени  па входы сумматора 6 информации с регистра 4 сдвига и кода участка функции с шифратора 3. Формирование кода функции, крутизна которой возрастает в раз, обеспечиваетс  при одновременной работе обоих регистров сдвига, шифратора и сумматора.When the slope of the function code changes by a factor of 2 or more, where k is the number of digits of the shift register 5, the code of the least significant bits of the function removed from register 5 takes the value equal to the bullet, due to the shift of the code of the lower digits by k bits, and the higher bits characterizing the function code, which change with steepness 2, take on new values by entering the inputs 6 of information from the shift register 4 and the code of the function area from the encoder 3. The function code, whose slope increases by a factor, is formed at the same time Both the shift registers CODEC Totalizer.

Применение устройства позвол ет сократить объем оборудовани  за счет использовани  малоразр дных дешифратор а и шифратора , а также повысить быстродействие.The use of the device allows to reduce the amount of equipment due to the use of small-sized decoder a and encoder, as well as to increase the speed.

Claims (2)

Формула изобретени Invention Formula Устройство дл  воспроизведени  функций с крутизной, не превышающей 2, содержащее регистр адреса, вход которого соединен с входной шиной устройства, а первый выход регистра адреса через дешифратор соединенA device for reproducing functions with a slope not exceeding 2, containing an address register, the input of which is connected to the input bus of the device, and the first output of the address register is connected via a decoder с входом шифратора, отличающеес  тем, что, с целью упрошени  устройства, в него введены сумматор и два регистра сдвига, первые входы которых соедипены с вторым выходом регистра адреса, вторые входы регистров сдвига соединены с выходом дешифратора , а выходы первого регистра сдвига и шифратора соедипены с соответствующими входами сумматора, выход которого и выход второго регистра сдвига соединены с выходпой шиной устройства.with the input of the encoder, characterized in that, in order to simplify the device, an adder and two shift registers are entered in it, the first inputs of which are connected to the second output of the address register, the second inputs of the shift registers are connected to the output of the decoder, and the outputs of the first shift register and encoder are combined with the corresponding inputs of the adder, the output of which and the output of the second shift register are connected to the output bus of the device. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР №228334, кл. G 06 5/02, 1966.Sources of information taken into account during the examination 1. USSR Author's Certificate No. 2228334, cl. G 06 5/02, 1966. 2. Ходоров Т. Я. Цифровые управл ющие машины. «Машиностроение, 1964, с. 156- 164.2. Khodorov, T. Ya. Digital control machines. “Engineering, 1964, p. 156-164.
SU752301730A 1975-12-19 1975-12-19 Device for reproducing function with slope short of 2 to the k power SU586460A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU752301730A SU586460A1 (en) 1975-12-19 1975-12-19 Device for reproducing function with slope short of 2 to the k power

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU752301730A SU586460A1 (en) 1975-12-19 1975-12-19 Device for reproducing function with slope short of 2 to the k power

Publications (1)

Publication Number Publication Date
SU586460A1 true SU586460A1 (en) 1977-12-30

Family

ID=20641414

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752301730A SU586460A1 (en) 1975-12-19 1975-12-19 Device for reproducing function with slope short of 2 to the k power

Country Status (1)

Country Link
SU (1) SU586460A1 (en)

Similar Documents

Publication Publication Date Title
US4135249A (en) Signed double precision multiplication logic
JPH0746310B2 (en) Semiconductor logic circuit
SU586460A1 (en) Device for reproducing function with slope short of 2 to the k power
US3151238A (en) Devices for dividing binary number signals
SU769520A1 (en) Information input-output arrangement
SU1043639A1 (en) One-bit binary subtractor
SU748477A1 (en) Shaft angular position-to-code converter
SU404082A1 (en) A DEVICE FOR CALCULATING THE TYPE = FUNCTION. KV'X ^ + y
SU928635A1 (en) Code-to-time interval converter
SU1383345A1 (en) Logarithmic converter
SU392494A1 (en) I ALL-UNION | j; rn -: - fVi | O.TF) inHMFnMMAvtorsRaditelKievsk expedition of the Ukrainian scientific research geological instituteSHSJiHOTEKA
SU1124282A1 (en) Transformer from binary code to binary-coded decimal code of angular units
SU930314A1 (en) Logarithmic function computing device
SU401994A1 (en) DEVICE FOR DETERMINATION OF MINORANT BINARY CODES
SU658566A1 (en) Piece-linear function generator
SU1388995A1 (en) Device for converting binary numbers to binary decimal numbers and backwards
SU428413A1 (en) UNIVERSAL NUMERICAL-FUNCTIONAL CONVERTER TYPE VARIABLES-CULTIVATION
SU961151A1 (en) Non-binary synchronous counter
SU458824A1 (en) Device for shifting information
SU1305671A1 (en) Device for calculating values of function z=arccos y/x
SU647688A1 (en) Function generator
SU766016A1 (en) Counting device
SU424142A1 (en) DEVICE COMPARISON OF TWO NUMBERS IN DIGITAL CODE
SU864340A1 (en) Information shifting device
SU325712A1 (en) PULSE COUNTER