SU583476A1

SU583476A1 - Buffer storage

Info

Publication number: SU583476A1
Application number: SU7602315157A
Authority: SU
Inventors: Вячеслав Серафимович Голубев; Юрий Васильевич Сулимов
Original assignee: Предприятие П/Я Г-4812
Priority date: 1976-01-13
Filing date: 1976-01-13
Publication date: 1977-12-05

Description

(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО(54) BUFFER STORAGE DEVICE

.1.one

Изобретение относитс к области вычислительной техники.This invention relates to the field of computing.

Извести о буферное запоминающее устройство (БЗУ), которое позвол ет переаавать информацию в одном направлении. Недостатьком данного устройства вл етс невозможность передачи информации в двух направлени х Ij..Learn about the buffer storage device (BZU), which allows you to transfer information in one direction. The disadvantage of this device is the impossibility of transmitting information in two directions Ij ..

Наиболее близким к изобретению вл етей БЗУ 2, содержащее накопитель, один из входов которого соединен через первую группу элементов И с входными шинами и управл ющими шинами записи, а выход через вторую группу элементов И соединен с выходными шинами и управл ющими шинами считывани , блок формировани адресов записи и считывани , выходы которых подключены ко входам схемы сравнени . Выход схемы сравнени соединен с одним из входов первого элемента И, другой вход которого подключен ко входу блока формировани адресов считывани и первой адресной шине. 1ход первого элемента И соединен с одним из входов первого элемента ИЛИ, другой вход которого соединен со второй The closest to the invention is an EZD 2, which contains a drive, one of the inputs of which is connected through the first group of elements I to the input buses and control write buses, and the output through the second group of elements I is connected to the output tires and control read tires write and read addresses whose outputs are connected to the inputs of the comparison circuit. The output of the comparison circuit is connected to one of the inputs of the first element AND, the other input of which is connected to the input of the read address generation unit and the first address bus. 1 input of the first element AND is connected to one of the inputs of the first element OR, the other input of which is connected to the second

адресной шиной, а выход - со входом блока формировани адресов записи.address bus, and the output - with the input of the block forming address addresses.

Недостатком такого устройства вл ютс ограниченные функциональные возможности , например, в старт-стопных системах передачи (приема) информации необходимо использовать два накопител со схемами управлени : один - дл согласовани канала передачи информации, другой - дл согласовани канала приема информации.The disadvantage of such a device is limited functionality, for example, in start-stop information transmission (reception) systems it is necessary to use two accumulators with control circuits: one for matching the information transfer channel, the other for matching the information receiving channel.

Целью изобретени вл етс расширение области применени устройства. The aim of the invention is to expand the field of application of the device.

Дл достижени поставленной цели npefVложенное устройство содержит второй и третий элементы И и ИЛИ. Выходы второго и третьего элементов И соединены с другим входом накопител , входы - с выходами блоков формировани адресов записи и считывани , а вторые входы - с выходами второго и третьего элементов ИЛИ, входь которых подключены к управл ющим шинам записи и считывани .To achieve this goal, the npefV device contains the second and third elements AND and OR. The outputs of the second and third elements I are connected to another input of the accumulator, the inputs to the outputs of the write and read address generation units, and the second inputs to the outputs of the second and third OR elements whose inputs are connected to the write and read control buses.

На чертеже представлена структурна схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.

Устройство содержит накопитель 1, .блок формировани адресов записи 2, блок формировани адресов считывани 3, схему сравнени 4, первый элемент И 5, первый элемент ИЛИ 6, второй 7 и третий 8 эле- § менты И, второй 9 и третий 10 элементы ИЛИ, первую группу элементов И 11, 12, выходы которых подключены к одному из входов накопител , а входы - к входным шинам 13, 14 и управл гошим шинам запи g си 15j 16, вторую группу элементов И 17 18, вхос(ы которых подключены к выходу наксшител и к управл ющим шинам счйть вапл 19, 20, а шлхооы « к выходным шинам 21, 22,fSThe device contains a drive 1, a block of the formation of write addresses 2, a block of the formation of read addresses 3, a comparison circuit 4, the first element AND 5, the first element OR 6, the second 7 and the third 8 elements AND, the second 9 and the third 10 elements OR , the first group of elements 11, 12, the outputs of which are connected to one of the inputs of the accumulator, and the inputs to the input buses 13, 14 and the control of the entire recording buses g si 15j 16, the second group of elements 17-18, which (they are connected to to the output of the naxschitel and to the control tires, find the wapl 19, 20, and the shlkhoy "to the output tires 21, 22, fS

Сигналы смены адреса в блоках 2 и 3 поступают со второй 23 и первой 24 айрео ных шин,The address change signals in blocks 2 and 3 come from the second 23 and first 24 irion buses,

Усг эойство работает следующим образомUsg aeichen works as follows

Ввод ргаформации поступающей на &xofb ные шины 13, 14, в накопитель 1 осу1цвст« вл егс через первую группу элементов И 11, 12.The input of the information arriving on the & xofb tires 13, 14, into the storage device 1, the transfer of the drive is through the first group of elements 11, 12.

Вывод информации из накопител 1 осу ществл етс через вторую группу элемеитов И 17, 18.The output of information from the accumulator 1 is carried out through the second group of elements 17, 18.

Ввод (вывод) 1шформаа1зи в (из) Накопи гель осушествл етс по адресам, которые формируютс в блоках 2 и 3, и поступйют в накопитель через элементы И 7 и 8, на вто рые входы которых подаютс управл юшие сигналы ,элементов ИЛИ. 9 и 1О. Схема сравнени 4 элемент И S и элемент ИЛИ 6 обеспечивают сравнение адресов в блоках 2 и 3 и их установку в положении, при кем fopoM адрес записи блока 2 никогда не 0-г стает от адреса считывани блока 3. Подгон адреса записи осу1аесгв11 егс54 сигналом смены адреса, формирующимс на пвр вой адресной шине 24 и поступающим череэ элемент И 5 и элемент ИЛИ 6 tia аход блока 2.Input (output) of 1 format into 3 (of) Accumulation gel is carried out at the addresses that are formed in blocks 2 and 3 and arrive at the accumulator through the elements 7 and 8, the second inputs of which are given control signals of the OR elements. 9 and 1O. Comparison scheme 4 element AND S and element OR 6 provide a comparison of addresses in blocks 2 and 3 and their installation in a position at which fopoM the write address of block 2 never 0-g stands out from the read address of block 3. The address of the write address is replaced by a change signal addresses formed on the right address bus 24 and incoming through the element AND 5 and the element OR 6 tia block 2 input.

Последовательность ввода н вывода ин формации из накопител 1 оп делнетс У№,з равл кацими сигналами на шинах 15, 16, 19 и 2 О, KOTOpbie формируютс в зависн мости от состо ни линии св зи.The sequence of input and output of information from the accumulator 1 is determined by the number, which signals on buses 15, 16, 19 and 2 O, KOTOpbie are formed depending on the state of the communication line.

в южймв Лини свази СБободна инфор. мацн может поступать по каналу передача а по каналу приема, Прн этом на шину 20 поступает снгнал, обвспечнаагсацнй счигыва нне передаваемой в ка ал св зн )ормацна по адресу, формируемому блоком 3, н ее производитс в канал св зи по шине ,§3 21, на шину 16 поступает Сигнал обеспе-чивакиций запись принимаемой кз канала И1й} ормании по адресу, который бып опрошен освобожаен по сигтшл5, поступившему с шнны 20 Б преды душем такте, на шину g@ 19 поступает сигнал, с еспечивакжций сч In South Line Line Swazi Free Information. Matrix can be transmitted via a transmission channel and via a reception channel, this will send a bus to bus 20, will receive an information transmitted in the channel connected to the address generated by block 3, and be sent to the communication channel on the bus, §3 21. , bus 16 receives a signal Providing chivacacia recording received by the channel channel I1i} ormani to the address that was interrogated released by signal 5, received from 20 B before the shower clock cycle, the signal is sent to the bus g @ 19

тыванне прин той из пинии св зи информации и ее вывод на выходные шнны 22, на шину 15 поступает сигнал, обеспечивающий запись информации в накопитель по адресу, поступившему с шины 19 в предыдущем такте . Сигналы смены адреса поступают на шины 23 и 24 поочередно, при этом частота поступлени сигналов на шину 23 определ етс частотой работы приемного и передающего аппаратов, а частота поступлени Сигналов на шину 24 - скоростью переда, чи и 1формации в линию св зи.Tyvannaya received from the PIA communication information and its output to the output cables 22, the bus 15 receives a signal that records information in the drive at the address received from the bus 19 in the previous cycle. The address change signals are fed to the buses 23 and 24 alternately, the frequency of the signals on the bus 23 being determined by the frequency of the receiving and transmitting apparatus, and the frequency of the signals coming to the bus 24 by the speed of transmission and formation to the communication line.

В режиме Лини св зи зан та передача информацш в линию св зи и прием ее из лини св зи отсутствует. При этом управл ю шие Сигналы на шилы 20 и 16 и сигналы смены адреса на шину 24 не поступают, В даниом режиме подаютс управл ющие сигналы на шины 19 и 15, а сигналы смены адреса «- на шину 23 При этом осушествл е-тс вывод прин той информации и зштись в накопитель информации, поступающей по вхойпым При запопненаи накопител запись прекравдаегс .In the Link mode, the information transmission to the communication line is busy and its reception from the communication link is absent. In this case, the control signals on the pins 20 and 16 and the signals for changing the address to the bus 24 are not received. In the daniom mode, control signals are given to the buses 19 and 15, and the signals for changing the address are sent to the bus 23. of the received information and transfer to the drive of information received by the receiver. When the drive is refilled and the drive is recording, it will be prekravdaegs.

Предложенное БЗУ может быть испопьзо ваноз напримерг в старг.- ст-опиь5х синхронных системах передачи (приема) ин |юрмашга и в случа к, когда информаци передаетс в двух нап1заБлвШ х с промежуточным хранением . в пам ти. При этом сокращаетс количество оборудовани за счет более эффективного использовани одного накопител вместо йву уменьшаютс потребл ема мощность аппар®ТВ Е затрать на его нзготовление.The proposed BDU can be used for example in starg. -Synchronous synchronous systems of transmission (reception) of an in-house machine and in case k, when information is transmitted in two ways with intermediate storage. in memory. At the same time, the amount of equipment is reduced due to more efficient use of one storage device instead of iva, the consumed power of Appar®TVE E is reduced for its preparation.

Claims

1. USSR author's certificate No. 446О52, cl. G 06 F 5/00, 1973. S2. Copyright evidence; the USSR

No. 4,27379, Cl, G 11 C 11/00, 1971.

fj

2

0

FS T