SU582574A1 - Устройство фазовой подстройки частоты - Google Patents
Устройство фазовой подстройки частотыInfo
- Publication number
- SU582574A1 SU582574A1 SU7602375363A SU2375363A SU582574A1 SU 582574 A1 SU582574 A1 SU 582574A1 SU 7602375363 A SU7602375363 A SU 7602375363A SU 2375363 A SU2375363 A SU 2375363A SU 582574 A1 SU582574 A1 SU 582574A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- phase
- controlled
- divider
- frequency
- pulses
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
(54) УСТРОЙСТВО ФАЗОВОЙ ПОДСТРОЙКИ ЧАСТОТЫ
управлени , к третьему входу которого подключен второй выход первого управл емого делител 3 частоты, причем выход делител 6 частоты с посто нным коэффициентом делени подключен соответственно к второму входу второго управл емого делител 4 частоты и третьему входу первого управл емого делител 3 частоты.
Устройство фазовой подстройки частоты работает следуюш,им образом.
Фазовый дискриминатор 1, усредн ющий блок 2 и первый управл емый делитель 3 частоты образуют контур дискретной фазовой автоподстройки . Второй управл емый делитель 4 частоты, блок 5 управлени и делитель 6 частоты составл ют астатическое звено регулировани . В блоке 5 управлени сравниваетс фаза импульсов на выходе первого управл емого делител 3 (фиг, 2 а) с фазой импульсов второго управл емого делител 4 (фиг. 26) и формируетс импульс (фиг. 2 0), длительность которого соответствует временному рассто нию между импульсами первого и второго управл емых деталей 3 и 4. На выходе блока 5 управлени формируютс пачки импульсов (фиг. 2 г) с помощью второй опорной частоты и импульсов рассогласовани (фиг. 2 в) первого и второго управл емых делителей 3 и 4.
Пачки импульсов поступают на вход делител 6 частоты, с выхода которого импульсы подстройки (фиг. 2 д) поступают на первый и второй управл емые детали 3 и 4. При этом знак подстройки определ етс в блоке 5 управлени по опережению или отставанию положени импульсов первого управл емого делител 3 (фиг. 2 а) от положени импульсов второго управл емого делител 4. Пам ть по частоте реализует второй управл емый делитель 4 частоты и блок 5 зправлени , на выходе которого в установивщемс режиме длина пачки импульсов не измен етс и соответствует частотной расстройке.
Значение второй опорной частоты и коэффициент делени делител 6 определ ют щаг коррекции частоты и максимально допустимую расстройку частоты входного сигнала относительно номинального значени .
При всех изменени х фазы входного сигнала Происходит подстройка фазы импульсов первого управл емого делител 3 частоты. При этом будет измен тьс длительность пачки импульсов на выходе блока 5 управлени .
Если период повторени импульсов второй опорной частоты выбран больщим, чем шаг подстройки первого и второго управл емых делителей Зи4 частоты, то блок5управлени реагирует после того, как в первом управл емом делителе 3 будет сделано несколько подстраек . При этом блок 5 управлени выполн ет функции усредн ющего блока 2 и реагирует на установивщеес рассогласование по фазе между первым 3 и вторым 4 управл емыми делител ми .
Такое устройство обеспечивает повышение точности фазовой подстройки.
Claims (1)
1. Мартынов Е. М. Синхронизаци в системах передачи дискретных сообщений, М. «Св зь, 1972, с. 81-90.
ffe/lfSof offo/s cra ас.пота
SmoflcfR o/ o/}f/yfr i/cfc/полпа
5
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU7602375363A SU582574A1 (ru) | 1976-06-24 | 1976-06-24 | Устройство фазовой подстройки частоты |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU7602375363A SU582574A1 (ru) | 1976-06-24 | 1976-06-24 | Устройство фазовой подстройки частоты |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU582574A1 true SU582574A1 (ru) | 1977-11-30 |
Family
ID=20666693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU7602375363A SU582574A1 (ru) | 1976-06-24 | 1976-06-24 | Устройство фазовой подстройки частоты |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU582574A1 (ru) |
-
1976
- 1976-06-24 SU SU7602375363A patent/SU582574A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6308077B1 (en) | Apparatus and method for providing synchronization of base-stations in a communication system | |
| US5473274A (en) | Local clock generator | |
| US4980899A (en) | Method and apparatus for synchronization of a clock signal generator particularly useful in a digital telecommunications exchange | |
| EP0647017B1 (en) | Synchronization circuit using a high speed digital slip counter | |
| KR870011522A (ko) | 클럭 제어 회로 | |
| GB1497301A (en) | Phase comparison systems employing phaselock loop apparatus | |
| US4972160A (en) | Phase-lock loop circuit with improved output signal jitter performance | |
| US4817199A (en) | Phase locked loop having reduced response time | |
| US4754163A (en) | Pulse generator with adjustable pulse frequency, pulse width and pulse delay | |
| US4105947A (en) | Pulse wave phase and frequency detector | |
| MX155327A (es) | Mejoras a base de tiempo sincronizada a un reloj externo para auto-conmutadores numericos | |
| US4103251A (en) | Stabilized delay line oscillator | |
| JPH04233016A (ja) | 時間基準装置および同期方法 | |
| US5027375A (en) | Process for the resynchronization of an exchange in a telecommunication network | |
| SU582574A1 (ru) | Устройство фазовой подстройки частоты | |
| US4363003A (en) | Phase locked loop for use with discontinuous input signals | |
| US5537449A (en) | Clock synchronizing circuitry having a fast tuning circuit | |
| US4418322A (en) | Automatic digital circuit for synchronizing with a variable baud rate generator | |
| GB1425572A (en) | Digital signal regenerators | |
| JP2855449B2 (ja) | 標準周波数信号生成装置 | |
| US4379270A (en) | Phase locked loop having rapid tuning | |
| GB1389127A (en) | Pulse generator for generating a pulse series stabilized on and incoming impulse series | |
| US6157232A (en) | Local clock generator | |
| US5923704A (en) | Transmit clock generation system and method | |
| GB1279106A (en) | Clock frequency and phase correction |