SU581569A1 - Дифференциальный усилительный каскад - Google Patents

Description

(54) ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬНЫЙ

КАСКАД

1

Изобретение относитс  к радиоэпёктронйле а может быть использовано в эпектронвых ycTpoteTBax, в которых требуетс  усви лениё дифференциальных сигнапое н выдепе кие ихсинфазных помех.

Известны дифференциальные усилительные каскады с двум  разнопоп рными всточниками питани , содержащие вц(впи 1ютоков (эм теров ) входвых транзисторов генератор тока и потенгщометр, подсоединенный мехсду упом  нутыми а ектродами i -  Подб« ром положени  среднего вывода потенциометра может быть получен либо баланс по реж му поко «.либо баланс по сигналу, соответствующих с  1втутствию парафазного сигнала на симмет{ чком ш 1ходе к«:када при воздействии на его ВХОД сигнала синфазной помехи .

Таким образом, настрсАки цепи подавле tffls синфванаК помехи сопровождаетс  измен нием режима покое транзисторов каскада

W.

Наиболее близким техническим решение)  вл етс  дифференциальный усилительный као кад с двум  последовательно соединенными

источниками питани , содержащий в цепа нотокового электрода каждого ВХОДНОГО тра зистора генератор тока и резистор, включе№ный между истоковыми апектродами 2 .

Недостатком известного дифференциального усилительного каскада,  вл етс  зависимость режима поко  транзисторов от настро1 ки цепи подавлеии й-инфазных сигналов, например изменение соотнс иени  сопротивлений резисторов В цепи эмиттеров транзисторов генераторов тока. Настройка цепи подавлени  на баланс по сигналу сопровождаетс  разбалансом по посто нному напр жению и току, и обратно, настройка на баланс в режвь ме поко  вызывает разбаланс по сигналу и по вление парафаз11ого сигнала на симметри ном выходе каскада при воздействии на его ВХОД сигнала синфазной помехи.

Целью изобретени   вл етс  уменьшение ВЛИЯНИЯ цепи подавлени  синфазного сихнала на режим поко , т.е. обеспечение независимости статического режима от регулировка баланса по сигналу.

Это достигаетс  тем, что в дифференциальном усилительном каскаде с двум  нсточиками питани , соединенными последовательо , содержащем в цепи ИСТОКОБОГО электрода аждого транзистора генс ратор тока и потенKOJvih p , включенный ме щу истоковыми aneEJродами , средний вывод потенциометра подклюем через резистор к точке соединени  источников питани .

В таком каскаде без существенного услож ени  схемы достигаетс  практическа  незаисимость режима поко  от настройки цепи 10 одавлени  синфазной помехи на баланс као ада по сигналу.

На чертеже дана принципиальна  aneKTpifiческа  схема предлагаемого Дифференциальноо усилительного каскада.IS

Дифференциальный усилительный каскад содержит тривзисторы Д и 2, к затворам которых присоединен источник входного сигнала , Резисторы 3 к 4 в цеп х их истоковы с алектродов  вл ютс  нагрузками транэисто- 28 ров 1 и 2. К резисторам 3 н 4, с которых снимаетс  выходной сигнал, подключен вход второго каскада. Транзисторы 5 и 6 включены в цепи истоков транзисторов 1 и 2, образу  с делителем напр жени , состо щим 25 из резисторов 7 и 8, симметричный генера-i . тор тока. Делитель напр жени  из резисторов 7 и 8 в цепи без транзисторов: 5 и 6 и резисторы 9 и Ю в цеп х эмиттеров этих трангзисторов определ ютрежнм поко  каска- 30 да.

Потенциометр 11 подключен между исто ками транзисторов 1 и 2 и служит регулировочным зпементом цепи подавлени ,синфаз4 иого сигнала, величина его сопротивлени  35 определ ет также глубину отрицательной обратной св зи по парафаэному сигналу, 4 Резистор 12, соедин ющий средний вывод потенциометра 11 с общейшиной источников питани , образует с транзисторами 5 н 6 гене- 40 раторов тока цепь подавлени  синфазного сир нала,

Посто нна Ъоставлшошаа тока транзисторов 1 и 2 протекает по цепи: .папожительшлй полюс последовательно соединенных, всточни- 5 ков питани , резистор 3 (резистор 4), участок коллектор-эмиттер транзистора 5 {транзистора 6), резистор 9 {резистор 10), отрицательный полюс источников питани . Часть посто нной составл ющей тока транзисторов 1 и 2, протекающа  через потенциометр 11 и резистор 12, весьма мала, так как разноста потенциалов между общей шиной источников питани  и эмиттерами транзисторов 1 и 2 определ етс  лишь напр жением смещени , 55 а спопротивление резисторов 12 великО| оно соизмеримо с динамическим сопротивлением цепи: коллектор транзистора 5 (транзистора 6), отрицательный полюс источников питани ,

При перемещении среднего вывода поте циометра 11 изменение величины посто|1нной составл сющей тока транзистор) ОБ 1 и 2 пре.небрежимо мало, так как оно определ етс  величиной разности напр жений смещени . Ток поко  транзисторов 1 и 2 может измен тьс  измене ием соотношени  пле делител  из ре3RC OpOB 7, и/8. Балансировка по режиму поко  каскада; проводитс  изменением соотношени  сопротивлений резисторов 9 и 1О. Величина по-; сто нной составл ющей выходного сигнал а определ етс  током поко  и резисторами 3 и 4,

Дифференциальйый усилительный каскад функционирует следующим образом.;

При наличии на входе полезного парафйз ного сигнала между затворами каждого из транзисторов 1 и 2 и общей шиной ИСТОЧНЕН ков питани  действует половина напр жени  этого сигнала,. При этом сигналы, действующие на пpo reжyткax затвор-исток транзисторов 1 и 2, равны по величине и противоположны- по фазе.

Ток парафазного сигнала в каскаде замьь каетс  по цепи сток транзистора 1, исток транзистора 1, потенциометр 11, исток трак зистора 2, сток транзистора 2, резистор 4, резистор 3, сток транзистора 1..

В цепь; подавлени :сигналов синфазной помехи, состо щую КЗ транзисторов 5 и в генераторов тока и резистора 12, ток парафазного cefTssma практически не ответвл етс , так как сопротивление этой цепи дл  тем ка вед ко«,На потенциометре 11 создаетс  напр жение отрицательной обра-рной св зи, которое уменьшает величину упрал ющего напр1шеш  иарафазнмго сигнала, действующего между затворами и истоками транзисторов 1 в 2. С резисторов 3 и 4 снимаетс  выходвое напр жение усиленного парафаэного сигна а.

При вбзд ст&йн вй вход сигнала свнфаэной помехи между з&таром каждого из тра зисторов 1 и 2 и обшей шиной действуют равные напршкейи . Ток синфазного сигнала в плечах каскада протекает соответственно по цеп м сток - исток тразисторов 1 и 2, коллектор .- эмиттер транзисторов 5 и 6, резисторы 9 и 10, последовательно соед ненные источники питани , резисторы и 4, сток транзисторов 1 и 2, Часть тока синфазного сигнала каждого плеча от истоков транзисторов 1 и 2 ответвл етс  через соответствующее I плечо потенциометра 11 и резистор 12, соединенный общей шиной источников питани .

Величина тока синфазного сигнала, протекающего через потенциометр 11 и резиотор 12, соизмерима с величиной тока си фазного сигнала, протекающего через транзисторы 5 и 6 генераторов тока, так как