SU580649A1

SU580649A1 - Digital information receiver

Info

Publication number: SU580649A1
Application number: SU7602363375A
Authority: SU
Inventors: Сергей Андреевич Куст; Дмитрий Алексеевич Лисичкин; Дмитрий Вячеславович Пуцыкович; Бутон Акопович Тонаканов
Original assignee: Предприятие П/Я В-2431
Priority date: 1976-05-17
Filing date: 1976-05-17
Publication date: 1977-11-15

Description

из управл ющих шин 3 информаци , совпадающа во времени с этим имиульсом записи, заноситс в статический регистр 2, св занный с этой управл ющей шиной 3.From the control buses 3, the information coincident in time with this recording emulsion is entered into the static register 2 associated with this control bus 3.

Когда на одну из управл ющих шин 3 приходит импульс записи, то он через инверторWhen a recording impulse arrives at one of the control buses 3, it will go through the inverter

4этого канала в виде сигнала «Запрет поступает на входы многовходовых элементов И4th channel as a signal "The ban enters the inputs of multi-input elements and

5всех остальных каналов.5 all other channels.

Этот же импульс записи поступает на соответствующий вход элемента И 5 и второй вход элемента И 7 этого канала. На первый вход этого элемента И 7 импульс записи поступает через элемент И 5 и линию задержки 6, в результате чего на выходе элемента И 7 по вл етс уменьшенный по длительности импу .тьс, задний фронт которого совпадает с задним фронтом импульса записи, а передний фронт задержан на врем , определ емое линией задержки 6. С помощью импульса на выходе элемента И 7 происходит запись информации в статический регистр 2 этого канала .The same write pulse is fed to the corresponding input element And 5 and the second input element And 7 of this channel. At the first input of this element AND 7, the write pulse enters through the element AND 5 and the delay line 6, as a result of which the output of the element And 7 appears reduced in duration, the falling edge of which coincides with the falling edge of the recording pulse, delayed by the time determined by the delay line 6. With the help of the pulse at the output of the element And 7, information is recorded in the static register 2 of this channel.

Таким образом, если на заправл ющие шины 3 канала поступает импульс помехи длительностью меньше времени задержки в линии задержки 6, то на выходе элемеита И 7 не по вл етс импульс записи, а статический регистр 2 не принимает ложную информацию. Величина времени задержки линии задержкиThus, if an interference pulse with a duration shorter than the delay time in delay line 6 arrives at the charging buses 3 channels, then a write pulse does not appear at the output of element 7, and the static register 2 does not receive false information. Delay time delay line

6выбираетс больше длительностей возможных помех по управл ющим шинам 3, кроме того, длительность импульса на выходе элемента И 7, равна разности длительности импульса записи и времени задержки, должна быть достаточной дл надежного приема информации статическим регистром 2.6 selects more durations of possible interference on the control tires 3, in addition, the pulse duration at the output of the element And 7, equal to the difference between the duration of the recording pulse and the delay time, should be sufficient for reliable reception of information by the static register 2.

При одновременном возникновении на двухWith the simultaneous occurrence of two

или более управл ющих, шинах 3 импульсов помехи через инверторы 4 этих каналов ложные импульсы в виде сигналов «Запрет поступают на входы многовходовых элементовor more control busbars 3 interference pulses through the inverters of these 4 channels. False pulses in the form of signals. The prohibition enters the inputs of multi-input elements.

И 5 всех каналов, и ни в один из статических регистров 2 в момент действи такой помехи не записываетс ложна информаци .And 5 of all channels, and in none of the static registers 2 at the time of the action of such interference is false information recorded.

Предлагаемое устройство иовыщает помехоустойчивость быстродействующих вычислнтельных устройств, содержащих системы регистров ириема информацин, имеющих единую входную магистраль информации и раздельные управл ющие шины.The proposed device enhances the noise immunity of high-speed computing devices containing information and information register systems that have a single input information bus and separate control buses.

Claims

1. Mayorov, S. A. Principles of organization of digital machines. L., “Mechanical Engineering, 1974, p. 123.

.