SU579610A1 - Многофункциональный логический модуль - Google Patents
Многофункциональный логический модульInfo
- Publication number
- SU579610A1 SU579610A1 SU7502129894A SU2129894A SU579610A1 SU 579610 A1 SU579610 A1 SU 579610A1 SU 7502129894 A SU7502129894 A SU 7502129894A SU 2129894 A SU2129894 A SU 2129894A SU 579610 A1 SU579610 A1 SU 579610A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- elements
- module
- inputs
- block
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Description
1
Изобретение относитс к области вычислительной техники и может быть использовано в качестве универсального модул при построении логических устройств и логических блоков ЦВМ.
Известны универсальные логические: модули, состо щие из логических элементов l, 2J .
Недостатком известных устройств вл ютс большие аппаратурные затраты при реализации множества логических функций, поскольку кажда функци требует использовани не менее одного модул .
Наиболее близким техническим решением к изобретению вл етс многофункциональный логический модуль, содержащий элементы ИЛИ З . Недостатком этого модул вл етс ограниченный класс множества реализуемых им функций.
Целью изобретени вл етс расширение класса реализуемых логических функций и уменьшение аппаратурных затрат при реализации множества логических функций.
Поставленна цель достигаетс тем, что предложенный модуль содержит дешифратор и N блоков формировани множест дизъюнкций. Входы дешифратора вл ютс входами модул , входы -го (I )
блока формировани множества дизъюнкций подключены к ( -и группе выходов дешифратора, -и (i 17-N) вход каждого элемента ИЛИ подключен к соотаетствующему выходу -го блока формировани множества дизъюнкций.Выходы элементов ИЛИ вл ютс выходами устройства . Каждый блок формировани множеств дизъюнкций состоит из множества элементов ИЛИ по числу дизъюнкций. Одноименные входы элементов ИЛИ объединены и подключены к соответствующим входам блока, а выходы - к соответствующим выходам блока.
Схема многофункционального логического модул при четырех аргументах Х(, Xj, Xj, Хд представлена на чертеж
Сн содержит дешифратор 1, элементы ИЛИ 2 и блоки формировани множеств дизъюнкций 3.
На выходах модул формируютс функций f,, fg, ,. . . , f j. четырех переменных
Устройство работает следующим образом .
На вхСД устройства подаетс набор переменных Xj - Х. На в 1ходе дешифратора 1 возбуждаетс одна из шин, соотавтствующа входному набору. Этот сигнал поступает в один из четырех блоков 3 формировани дизъюнкций всех рангов и возбуждает те его выходы, которым соответствует набор функций, определ емый по табл. 1 и по формулам (1).
Таблица 1
О О О о 0101010 0011001 000 1 о о 10 0000111 0000000 о о 11 второй блок - все куски функций н наборах 0100, 0101, ОНО, 0111, третий блок - все куски функций на наборах 1000, iOOl, 1010,1011, а четвертый блок - все куски функций на наборах 1100, 1101, 1110, 1111. Выходы блоков 3 соединены со входа ми элементов ИЛИ 2 в соответствии с таблицей значений функций, а именно на вход элемента ИЛИ 2 подаетс тот сигнал I, столбец которого в таблице 1 совпадает со значени ми функции на данном наборе входных переменных. Таким образом, входной набор переменных возбудил один из выходов дешифратора 1, который в свою очередь возбудил р д выходов одного из блоков 3, а эти выходы возбудили выходы тех элементов ИЛИ 2, у которых на данном на101010101 10Q110011 100001111 011111111 1. Многофункциональный логический модуль, содержащий элементы ИЛИ, о тличающийс тем, что. с целью расширени класса реализуемых логических функций и уменьшени аппаратурных затрат при реализации множества логических функций, он содержит дешифратор и N блоков формировани множеств дизъюнкций, входы дешифратора вл ютс входами модул , входы i -го (i 14N ) блока формировани множества дизъюнкций подключены к i-и группе выходов дешифратора, i -и ( 1 1-5- Ы) вход каждого элемента ИЛИ подключен к соответствующему выходу 1 -го блока формировани множества дизъюнкций; выходы элементов ИЛИ в1л ютс выходами устройства.
2. Многофункциональный логический, модуль, отличаюшийс тем, что каждый из блоков формировани множеств дизъюнкций состоит из элементов или по числу дизъюнкций; причем одноименные входы элементов ИЛИ подключены к соответствующим входам блока , а выходы - к соответствующим выходам блока.
Источники информации, прин тые во внимание при экспертизе:
f, fs fj %
1. Авторское свидетельство СССР W 411642, кл. Н 03 К 19/00, 02.03.72 2. Проектирование цифровых вычислительных машин. М. , Высша школа , 1972, стр. 248, рис. 7-23.
3. Авторское свидетельство СССР № 269599, кл. Н 03 К 19/00, 30.12.68.
Название изобретени изменено в
10 соответствии с его функцией.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7502129894A SU579610A1 (ru) | 1975-04-29 | 1975-04-29 | Многофункциональный логический модуль |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7502129894A SU579610A1 (ru) | 1975-04-29 | 1975-04-29 | Многофункциональный логический модуль |
Publications (1)
Publication Number | Publication Date |
---|---|
SU579610A1 true SU579610A1 (ru) | 1977-11-05 |
Family
ID=20618036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU7502129894A SU579610A1 (ru) | 1975-04-29 | 1975-04-29 | Многофункциональный логический модуль |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU579610A1 (ru) |
-
1975
- 1975-04-29 SU SU7502129894A patent/SU579610A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU579610A1 (ru) | Многофункциональный логический модуль | |
US3575608A (en) | Circuit for detecting a change in voltage level in either sense | |
SU955029A1 (ru) | Логический модуль | |
SU402014A1 (ru) | Генератор сигналов | |
SU945861A1 (ru) | Многофункциональный логический модуль | |
SU1229945A1 (ru) | Делитель частоты | |
Percus et al. | Piecewise homogeneous random walk with a moving boundary | |
SU603136A1 (ru) | Устройство дл синхронизации асинхронных импульсов записи и считывани информации | |
RU1800654C (ru) | Устройство формировани сигнала изображени | |
SU580633A1 (ru) | Формирователь импульсов | |
SU686146A1 (ru) | Многофункциональный логический элемент | |
JPS5696327A (en) | Record data ordering processing system | |
SU697993A1 (ru) | Многофункциональный логический модуль | |
SU1193657A1 (ru) | Многофункциональный логический модуль | |
SU520585A1 (ru) | Логическа чейка | |
SU1005317A1 (ru) | Пороговый логический элемент | |
JPS5518706A (en) | Parallel adder circuit | |
SU575767A1 (ru) | Формирователь импульсов | |
RU1797110C (ru) | Устройство дл подсчета числа единиц | |
SU681426A1 (ru) | Элемент шифратора | |
SU456268A1 (ru) | Генератор функций уолша | |
SU744550A1 (ru) | Многофункциональный модуль | |
Mukhopadhyay | Detection of disjuncts of switching functions and multi-level circuit design | |
SU1656522A1 (ru) | "Устройство реализации операции "/х/-произведение @ -мерных кубов" | |
SU1471309A2 (ru) | Управл емый делитель частоты |