SU574734A1 - Множительно-интегрирующее устройство - Google Patents

Description

телем 1 импульсов, каждый из выходов которого подключен к одному из входов группы элементов И 2. Вторые входы элементов И группы соедннены с шинами соответствующих разр дов входного кода N,j, а их вЕзТходы - с разр дными входами двоичного счетчика 3.

Устройство работает следующим образом.

Импульс частоты FX вызывает по вление на каледой выходной щине временного распределител  по одному, не совпадающему во времени с другими, импульсу. Поступа  на группу элементов И 2, эти импульсы производ т поразр дное прибавление кода Ny к содержимому счетчика 3, т. е. с приходом одного импульса частоты FX содержимое счетчика 3 возрастает на величину кода Л ,,. Таким образом, за интервал времени О-/ содержимое счетчика и, следовательно, результат операции равны

N,(t)F,{t}N(t)dt, о

Р1спользование временного распределител  выгодно отличает предлагаемое устройство от рассмотренного аналога, так как врем  однократного умножени -интегрировани  составл ет величину

Т лт„

где п - число разр дов кода;

Тз - врем  переключени  триггера счетчика .

Дл  широко распространенной серии элементов «Логика-2 . Тогда дл  дес .тиразр дного кода

NyT 1- 10-6 с.

Дл  рассмотренного аналога Т зависит от величииы FX и даже при Гц равно

с. д- 106

Таким образом, быстродействие предлагаемого устройстваограничиваетс  лишь быстродействием элементной базы и на несколько пор дков превышает быстродействие известного устройства, что позвол ет значительно улучшить динамические характеристики гибридных вычислительных устройств.

Claims (2)

1.Авторское свидетельство СССР ЛГо 257159, кл. G 06F 7/52, 1968.

2.Martin I. D. Signal Processing and Computation using Pulse-rate Technigues «The Radio and Electronic Engineer. Vol. 38, № 6, 1969, pp. 334-335.

п

Ny CPUS.t

I