SU573867A1 - Шифратор-дешифратор - Google Patents

Description

1

Изобретение относитс  к радионавигации и может использоватьс  в устройствах декодировани -кодировани  импульсных посылок дальномерного тракта системы ближней радионавигации.

Известно устройство, содержащее приемник , передатчик и устройство обработки, включающее декодирующую схему (дещифратор ) и шифратор i.

В известном устройстве операдни декодировани  и кодировани  осуществл ютс  последовательно и на разных устройствах, что требует специальных согласующих устройств между схемой запуска линии кодировани  шифратора и схемой декодировани .

Наиболее близок к изобретению щифратор-дещифратор , содержащий элемент ИЛИ, линию задержку вход которой подключен к нормализатС)ру сигналов, а соответствующие выходы - к входам основного блока рекодирова1га  2.

Однако в известном устройстве низка стабильность времени обработки сигналов.

Цель изобрет1ани  - повышение стабильности времени обработки сигналов.

Дл  этого в шифратор-дешифратор, содержащий элемент ИЛИ, линии задержки, вход которой подключен к нормализатору сигналов, а соответствующие выходы - к входам основного блока декодировани , введен дополнительный блок декодировани , входы которого подключены к соответствующим дополнительным выходам линии задержки , а выход - к первому входу элемента ИЛ второй вход которого соединен с выходом, основного блока декодировани , а блок декодировани  выполнен в виде последовательно соединенных элемента И, триггера и формировател , причем входы элемента И и второй вход триггера  вл ютс  входами блока декодировани , выходом которого  вл етс  выход форм1фовател .

На чертеже дана структурна  электрическа  схема предлагаемого шифратора-дещифратора .

Шифратор-дешифратор содержит элемент ИЛИ 1, линию залержки 2, вход которой подключен к нормализатору сигналов 3, а соответствующие выходы - к входам основного блока 4 декодирова1га , дополнительный

блок 5 декодировании, BxoAfji которого подключены к соответствующим дополнительным выходам линии задержки 2, а выход - к первому входу элемента ИЛИ 1, второй вход которого соединен с выходом основного бло ка 4 декодировани .

Блок декодировани  выполнен в виде послодовательно соединенных элемента И 6, триггера 7 и формировател  8, причем входы элемента И 6 и второй вход триггера 7  вл ютс  входами блока декодировани , выходом которого  вл етс  выход формировател  8.

Шифратор-дешифратор работает следук щим образом.

Импульсы посылки Запрос поступают с выхода нормализатора: сигналов 3 на вход линии задержки 2. Входы основного 4 и дополнительного 5 блоков декодировани  присоединены к ли1гаи задержки 2 так, что момент формировани  импульса декодировпнн  на выходе основного блока 4 декодировани  совпадает с моментом формировани  первого импульса посылки Ответ, а момент форм1фовани  импульса декодировани  на выходе дополнительного блока 5 декодировани  совпадает с моментом формировани  второго импульса посылки Ответ,

Декодированные импульсы запоминаютс  соответственно на триггерах 7, формировател х В первого и второго импульсов посылки Ответ.

На вторые входы триггеров 7 поступают импульсы с выходов линии задержки 2 после момента формировани  импульсов декодировани  на врем , которое превышает максимально допустимое отклонение принимаемых интервалов посылки Запрос от номинала разных. ; летательных аппаратов на данном коде.

В момент воздействи  фронта первого импульса посылки Запрос с соответствук щего выхода линии задержки 2 на вход триггера 7,последние устанавливаютс  в исходное состо ние, тем самым формируют с  посредством формирователей 8 передние фронты импульсов посылки Ответ. Импульсы с выходов формирователей 8 поступают на входы элемента ИЛИ 1.

Если временные интервалы между импульсами в посылке Запрос не соответствуют интервалам настройки основного 4 и дополнительного 5 блоков декодировани , импульсы декодировани  не будут сформированы и триггеры 7 останутс  в исходном состо нии.

Таким образом, на выходе элемента ИЛИ 1 не будет сформирована посылка импульсов .

Введение в устройство дополнительного блока 5 декодировани  и соответствующее еро лрироединение (обоих блоков) к выходам линии задержки 2, а также введение формирователей 8 первого и второго импульсов посылки Ответ, позвол ет повысить стабильность времени обработки в дальномерном тракте системы ближней радионавигации .

Claims (2)

1.Шифратор-дешифратор, содержащий элемент ИЛИ, линию задержки, вход кото-

рой подключен к нормализатору сигналов, а соответствующие выходы - к входам основного блока декодировани , отличающийс  тем, что, с целью повыще1ш  стабильности времени обработки сигналов,

введен дополнительный блок декодировани , входы которого подключены к соответствующим дополнительным выходам линии задержки , а выход - к первому входу элемента ИЛИ, второй вход которого соединен с выходом основного блока декодировани .

2,Шифратор-дешифратор по п. 1, о т - личающийс   тем, что блок декодировани  выполнен в виде последовательно соединенных элемента И, триггера и

формировател , причем входы элемента И . и второй вход триггера  вл ютс  вxoдa и блока декодировани , выходом которого  вл етс  выход формировател .

Источники информации, прин тые во внимание при экспертизе:

1.Астафьев Г. П. и др. Радиотехнические средства навигации летательных аппаратов , М,, Сов.радио 1962, с. 480-483.

2.Патент США № 3815031, кл. Н ОЗ К 5/159, 1974.

пп

П

Г5