Claims (2)
РЕЛЕ ВРЕМЕНИ сатору, причем выход согласующего устройства соединен с входом сравнивающего устройства. На чертеже схематически изображено предлагаемое устройство. Реле времени имеет хронирующий конденсатор 1, источники 2 и 3 эталон ных зар дного и разр дного токов, сог ласующее устройство 4, сравнивающее устройство 5, делитель б опорного напр жени в виде включенной между источником опорного напр жени и общей шиной последовательной цепочки из резистора 7, диодов 8 и 9, шунтированного ключом 10, триггер 11 обну лени , триггер 12 режимов, диоды 13 и 14, элемент 15 ИЛИ-НЕ и ключи 16 и 17, причем соединенные параллельно конденсатор 1 и источники 2 и 3 включены между общей шиной и входом уст;ройства 4, выход которого через устройство 5 подключен к счетному входу триггера 12, вход обнулени которого соединен со входом обнулени триггера 11 и .через ключ. 16 - с общей шиной св занной через ключ 17 с пусковым входом триггера 11, пр мой выход кото рого через диод 13 подключен к входу устройства 4, а инвертированный выход - к первому входу элемента 15, второй вход которого подключен к пр мому выходу триггера 12, инвертированный выход которого подключен к вхо ду ключа 10 и выходу реле времени,вы сод Элемента 15 соединен через диод с выходом устройства, 5, а второй вход устройства 5 подключен к общей точке резистора 7 и диоду 8. Реле работает следующим образом. При замыкании ключа 16 триггер 11 при нимает состо ние, при котором конденсатор 1 разр жаетс через диод 14, а триггер 12 принимает исходное состо ние . После замыкани ключа 17 сигналы на входе элемента 15 совпадут и станут равными нулю, через диод 14 начнетс быстрый разр д конденсатора 1, а диод 13 отключаетс . При достижении напр жени на выходе устройства 4 опо ного уровн устройство 5 опрокидывает с и запускает триггер 12. Ключ 10 ра зомкнетс и опорное напр жение увеличитс до .суммарного падени напр же ни на диодах 8 и 9, а диод 14 отклюаетс . Теперь конденсатор 1 будет за жатьс разностным током источниов 2 и 3. При достижении напр жени а входе устройства 5 уровн второго порного напр жени триггер 12 опрокинетс второй раз. Врем между двум прокидывани ми триггера 12 и будет выдержкой времени реле. Повышение точности вьщержки времени достигаетс благодар уменьшению нестабильности тока через хронирующий конденсатор 1 Формула изобретени Реле времени, содержащее хронирующий конденсатор, подключенный ко входу согласующего устройства, сравйивающее устройство, выход которого подключен к делителю опорного напр жени , при этом параллельно одному из плеч делител подключен ключ, управл ющий , вход которого соединен с выходом триггера режимов, счетный вход последнего соединен с выходом сравнивающего устройства, источник эталонного разр дного тока, триггер обнулени , пр мой выход которого через первый диод подключен к хронирующему конденсатору, второй диод,о тличающеес тем, что, с целью увеличени точности выдержки времени, в него введены источник эталонного зар дного тока и элемент ИЛИ-НЕ,при этом источники зар дного и разр дного токов подключены параллельно хронирующему конденсатору, один вход элемента ИЛИ-НЕ соединен с инверсным выходом триггера обнулени , другой с пр мЕлм выходом триггера режимов, а выход элемента ИЛИ-НЕ через второй диод подключен к хронирующему конден сатору, причем выход согласующего устройства соединен с входом сравнивающего устройства. Источники информации, прин тые во внимание при экспертизе: 1.Авторское свидетельство СССР №470006,кл.И 01 Н 47/18, 06.11.73. TIME RELAY to the satator, with the output of the matching device connected to the input of the matching device. The drawing schematically shows the proposed device. The time relay has a timing capacitor 1, sources 2 and 3 of the reference charging and discharging currents, a matching device 4, a comparing device 5, a divider of the reference voltage in the form of a connected circuit from a resistor 7 and a common bus , diodes 8 and 9, shunted by key 10, zero trigger 11, trigger 12 modes, diodes 13 and 14, element 15 OR-NOT and keys 16 and 17, moreover, connected in parallel capacitor 1 and sources 2 and 3 are connected between the common bus and The input of the device is 4, the output of which is of the device 5 is connected to the count input of the flip-flop 12, whose reset input is connected to the zeroing input of the flip-flop 11 and .Through key. 16 - with a common bus connected via a switch 17 to the trigger input 11 of the trigger 11, the forward output of which through diode 13 is connected to the input of the device 4, and the inverted output to the first input of the element 15, the second input of which is connected to the forward output of the trigger 12 The inverted output of which is connected to the input of the switch 10 and the output of the time relay, the output of the Element 15 is connected via a diode to the output of the device, 5, and the second input of the device 5 is connected to a common point of resistor 7 and a diode 8. The relay works as follows. When the key 16 is closed, the trigger 11 assumes a state in which the capacitor 1 is discharged through the diode 14, and the trigger 12 receives the initial state. After the key 17 is closed, the signals at the input of the element 15 will coincide and become equal to zero, through diode 14 a fast discharge of capacitor 1 will begin, and diode 13 will turn off. When the voltage at the output of device 4 of the reference level is reached, device 5 overturns and triggers trigger 12. Key 10 opens and the reference voltage increases until the total voltage drops across diodes 8 and 9, and diode 14 turns off. Now the capacitor 1 will be charged by the differential current of the sources 2 and 3. When the voltage of the device 5 is reached the second porous voltage level, the trigger 12 will be knocked over a second time. The time between two triggers of trigger 12 and will be the time delay of the relay. Improving time accuracy is achieved by reducing the instability of the current through the timing capacitor 1. The invention The time relay containing a clock capacitor connected to the input of the matching device, a comparison device, the output of which is connected to the divider of the reference voltage, while the key is connected in parallel to one of the divider arms control, the input of which is connected to the output of the mode trigger, the counting input of the latter is connected to the output of the comparison device, the source of the reference discharge current, a zero reset trigger, the direct output of which through the first diode is connected to a timing capacitor, the second diode, which is characterized by the fact that, in order to increase the time accuracy, the reference current source and the element OR NOT, with In this case, the sources of charge and discharge currents are connected in parallel to the clock capacitor, one input of the element OR is NOT connected to the inverse output of the zeroing trigger, the other with the forward output of the mode trigger, and the output of the element OR NOT through the second diode is connected to to the converting condenser satator, and the output of the matching device is connected to the input of the comparison device. Sources of information taken into account during the examination: 1. USSR author's certificate No. 470006, class I. 01 H 47/18, 11/6/73.
2.Авторское свидетельство СССР №466570,кл.Н 01 Н 47/18,20.06.73.2. USSR author's certificate No. 466570, cl. H 01 H 47 / 18,26.06.73.