SU554559A1 - Ячейка пам ти - Google Patents
Ячейка пам тиInfo
- Publication number
- SU554559A1 SU554559A1 SU1992888A SU1992888A SU554559A1 SU 554559 A1 SU554559 A1 SU 554559A1 SU 1992888 A SU1992888 A SU 1992888A SU 1992888 A SU1992888 A SU 1992888A SU 554559 A1 SU554559 A1 SU 554559A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- bits
- memory cell
- inputs
- see
- Prior art date
Links
Landscapes
- Shift Register Type Memory (AREA)
Description
«единица поступает одновремепно в первый разр д 2 через элемент «ИЛИ 1, и в четвертый разр д 5 регистра.
Таким образом, в результате воздействи трех тактовых импульсов в регистр записываютс две «единицы (см. фиг. 2, положение «3).
В последующие тактовые интервалы в устройстве сдвигаютс две «единицы (см. фиг. 2, положени «4 и «5), и в момент воздействи шестого тактового импульса в регистр записываетс треть «единица (см. фиг. 2, положение «6). Аналогично в течение последующих трех тактов происходит сдвиг трех «единиц (см. фиг. 2, положени «7 и «8) и в момент воздействи дев того тактового импульса (см. фиг. 2, положение «9) во всех разр дах регистра записываютс «единицы. Это приводит к срабатыванию элемента «И 6, который вырабатывает импульс, устанавливающий в момент воздействи дес того тактового импульса второй 3, третий 4 и четвертый 5 разр ды регистра в нулевое положение, что соответствует записи в регистр исходного кода 1000 (см. фиг. 2, положение «О).
В дальнейшем цикл работы схемы повтор етс .
В результате введени обратной св зи с выхода третьего разр да регистра на вход элемента «ИЛИ, а также организации св зей всех разр дов регистра с соответствующими входами схемы «И, и ее выхода - со входами установки «нул второго, третьего и четвертого разр дов регистра удаетс существенно упростить схему. При этом значительно уменьшаютс площадь кристалла, стоимость изделий и увеличиваютс процент выхода, надежность.
Claims (1)
- Формула изобретениЯчейка пам ти, содержаща регистр сдвига , элемент «И, элемент «ИЛИ, и тактовую шину, отличающа с тем, что, с целью повышени надежности чейки, в ней выходы двух последних разр дов регистра соединенысо входами элемента «ИЛИ, выходы всех разр дов регистра соединены с соответствующими входами элемента «И, выход которого соединен со входами установки нул второго, третьего и четвертого разр дов регистра и свыходом чейки, управл ющие входы всех разр дов регистра соединены с тактовой шиной .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1992888A SU554559A1 (ru) | 1974-01-22 | 1974-01-22 | Ячейка пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1992888A SU554559A1 (ru) | 1974-01-22 | 1974-01-22 | Ячейка пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU554559A1 true SU554559A1 (ru) | 1977-04-15 |
Family
ID=20574753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1992888A SU554559A1 (ru) | 1974-01-22 | 1974-01-22 | Ячейка пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU554559A1 (ru) |
-
1974
- 1974-01-22 SU SU1992888A patent/SU554559A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU554559A1 (ru) | Ячейка пам ти | |
FR2261663A1 (en) | Counter unit comprising Johnson counter using register - has register feedback loop including inverter | |
SU1273923A1 (ru) | Генератор импульсов со случайной длительностью | |
SU518003A1 (ru) | Реверсивный дес тичный счетчик импульсов | |
SU834860A1 (ru) | Генератор треугольного напр жени | |
SU467455A1 (ru) | Устройство дл формировани пачек импульсов | |
SU497718A1 (ru) | Устройство формировани псевдослучайных сигналов сложной структуры | |
SU364964A1 (ru) | Всесоюзная пат?111110-1шяп?! | |
SU741322A1 (ru) | Сдвигающее устройство | |
SU416827A1 (ru) | ||
SU1213525A1 (ru) | Формирователь длительности импульсов | |
SU610178A1 (ru) | Сдвигающий регистр | |
SU373885A1 (ru) | Счетчик импульсов на потенциальных элементах | |
SU466508A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU450162A1 (ru) | Перестраиваемый фазо-импульсный многоустойчивый элемент | |
SU1043827A1 (ru) | Делитель частоты следовани импульсов с управл емым дробным коэффициентом делени | |
SU387354A1 (ru) | Многоканальный распределитель импульсов | |
SU541175A1 (ru) | Устройство дл контрол двоичных кодов по модулю три | |
SU576662A1 (ru) | Делитель на 7 | |
SU430372A1 (ru) | Устройство формирования временной последовательности импульсов | |
SU388358A1 (ru) | УСТРОЙСТВО дл ГЕНЕРАЦИИ ПАЧЕК ИМПУЛЬСОВ | |
SU1201855A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU902074A1 (ru) | Кольцевой сдвигающий регистр | |
SU511589A1 (ru) | Перестраиваемый фазоимпульсный многоустойчивый блок | |
SU515161A1 (ru) | Многостабильный триггер |