SU553739A1 - Умножитель частоты - Google Patents
Умножитель частотыInfo
- Publication number
- SU553739A1 SU553739A1 SU2139681A SU2139681A SU553739A1 SU 553739 A1 SU553739 A1 SU 553739A1 SU 2139681 A SU2139681 A SU 2139681A SU 2139681 A SU2139681 A SU 2139681A SU 553739 A1 SU553739 A1 SU 553739A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- frequency
- trigger
- multiplier
- Prior art date
Links
Landscapes
- Physical Or Chemical Processes And Apparatus (AREA)
Description
1
Изобретение относитс к импульсной технике , автоматике и телемеханике, и может быть использовано в преобразовател х частоты следовани импульсов и дл умножени частоты.
Известно устройство дл умножени частоты , содержащее линии задержки, элементы И, ИЛИ и НЕ 1.
Недостатком этого устройства вл етс то, что длительность выходных импульсов зависит от двух используемых линий задержки, так как длительность импульсов формируетс иолеременно. Кроме того, при изменении частоты поступающих импульсов необходимо замен ть линии задержки или примен ть их количество и переключать при изменении частоты на соответствующие, чтобы получить частоты следовани импульсов со скважностью 9 2. Такой процесс очень сложен, так как линии задержки имеют большие габариты .
Известен умножитель частоты, содержащий дифференцирующую цепочку, элемент совпадени , триггер и усилитель 2.
Однако в этом умножителе процесс стабилизации начальной фазы умножаемого сигнала очень сложен и требует больших затрат оборудовани .
Цель изобретени - расширение функциональных возможностей умножител .
С этой целью в умножитель частоты, содержащий дифференцирующую цепочку, элемент совпадени , триггер и усилитель, введены блок обратной св зи, элемент сравнени и распределитель, при этом первые входы дифференцирующей цепочки, блока обратной св зи и усилител объединены и подключены к входному зажиму, выход дифференцирующей цепочки соединен с первым входом элемента совпадени и с единичным входом триггера, выходы которого подключены к двум первым входам распределител и через блок обратной св зи - ко второму входу усилител , выходы которого через элемеит сравнени соединены с нулевым входом триггера , и со вторым входом элемента совпадени , выход которого подключен к третьему входу распределител .
На чертеже изображена структурна электрическа схема умножител частоты.
Умножитель частоты содержит п последовательно соединенных идентичных узлов, каждый из которых содержит усилитель 1, интегрирующий блок 2 обратной св зи, дифференцирующую цепочку 3, одни из входов которых подсоединены к входному 4. Пр мой и инверсный выходы усилител 1 соединены со входами элемента сравнени 5, выход которого соединен с одним из входов элемента совпадени 6 и со входом установки
нулевого состо ни триггера 7. Выход дифференцирующей цепочки 3 подсоединен ко входу установки единичного состо ни триггера 7 и к другому входу элемента совпадени 6. Пр мой и инверсный выходы установки соединены соответствендо с первым и вторым входами распределител 8 и со вторым и третьим входами блока 2 обратной св зи. Выход элемента совпадени 6 подсоединен к выходу 9 умножител и к третьему входу распределител 8, выход которого соединен с выходом 10 умножител . Пр мой выход триггера 7 соединен с выходом 11 умножител .
На вход умножител поступают симметричные импульсы задаиной частоты, которые дифференцируютс по переднему и заднему фронтам дифференцирующей цепочкой 3 и поступают на вход установки единичного состо ни триггера 7 и на элемент совпадени 6. Усилитель 1 интегрирует поступающие на вход устройства импульсы, причем врем зар да и разр да интегрирующей емкости одинаковое . В момент равенства напр жений на первом и втором входах элемент сравнени 5 выдает импульс, который поступает на вход установки нулевого состо ни триггера 7 и на элемент совпадени 6. С выходов триггера 7 снимаютс импульсы задвоенной частоты. С пр мого выхода триггера 7 импульсы поступают на вход следующего узла, на выход 11 умножител , на распределитель 8 и на блок 2 обратной св зи, а с инверсного выхода - на распределитель 8 и на блок 2. С выхода элемента совпадени 6 на выход 9 умнолштел иостзпают импульсы учетверенной частоты, а с выхода распределител 8- импульсы с удвоенной частотой с соответствующим заданным сдвигом относительно друг друга.
Блок 2 включаетс при наличии входного импульса на входе умножител . Равенство по длительности импульсов с пр мого и инверсного выходов триггера 7, поступающего на блок 2, стабилизируют наклон выходных напр жений усилител 1. При изменении частоты входного сигнала блок 2 измен ет наклон выходных напр жений усилител 1 таким образом, чтобы с приходо.м последующих входных импульсов той же частоты с плеч триггера 7 снимались имиульсы одинаковой длительности.
Claims (2)
1.Авторское свидетельство СССР №230232, кл. П ОЗК 21/06, 1967.
2.Авторское свидетельство СССР jY 429503, кл. Н ОЗК 5/156, 1972-ирототип.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2139681A SU553739A1 (ru) | 1975-06-02 | 1975-06-02 | Умножитель частоты |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2139681A SU553739A1 (ru) | 1975-06-02 | 1975-06-02 | Умножитель частоты |
Publications (1)
Publication Number | Publication Date |
---|---|
SU553739A1 true SU553739A1 (ru) | 1977-04-05 |
Family
ID=20621174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2139681A SU553739A1 (ru) | 1975-06-02 | 1975-06-02 | Умножитель частоты |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU553739A1 (ru) |
-
1975
- 1975-06-02 SU SU2139681A patent/SU553739A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES458221A1 (es) | Una disposicion de distribucion de corriente para conseguir una pluralidad de corrientes que tienen una relacion mutua especifica definida muy exactamente que puede ser expresada en numeros enteros. | |
SU553739A1 (ru) | Умножитель частоты | |
SU470920A1 (ru) | Умножитель частоты следовани импульсов | |
SU531246A1 (ru) | Синтезатор частот | |
SU524310A1 (ru) | Устройство дискретного умножени частоты | |
SU834937A1 (ru) | Умножитель частоты | |
SU559370A1 (ru) | Перестраиваемый полосовой фильтр | |
SU1707750A1 (ru) | Умножитель частоты следовани импульсов | |
SU1518863A1 (ru) | Цифровой умножитель частоты | |
SU600673A1 (ru) | Устройство управлени инвертором | |
SU752670A1 (ru) | Каскадный умножитель частоты | |
SU1518880A1 (ru) | Многоканальный синхронный фильтр | |
SU1034160A1 (ru) | Генератор серий пр моугольных импульсов | |
SU362403A1 (ru) | Дискриминатор нулевых биений | |
SU377800A1 (ru) | Устройство для умножения сигналов | |
SU1555839A1 (ru) | Умножитель частоты следовани импульсов | |
SU1083347A1 (ru) | Устройство управлени синхронным фильтром | |
SU506112A1 (ru) | Синхронно-фазовый режекторный фильтр | |
SU1690171A1 (ru) | Умножитель частоты следовани импульсов | |
SU1267596A1 (ru) | Способ симметрировани формы импульсного сигнала | |
SU1164858A2 (ru) | Цифровой умножитель частоты следовани периодических импульсов | |
SU563678A1 (ru) | Неавтономный перемножитель колебаний | |
SU1660144A1 (ru) | Генератор последовательности случайных временных интервалов | |
SU658772A1 (ru) | Устройство дл формировани фазоманипулированного сигнала | |
SU1067595A1 (ru) | Умножитель частоты |