SU545049A1

SU545049A1 - Устройство управлени тиристорным преобразователем с принудительной коммутацией

Info

Publication number: SU545049A1
Application number: SU1750513A
Authority: SU
Inventors: Юрий Дмитриевич Козляев; Виктор Теодорович Загорский; Виктор Леонидович Основич; Галина Шоломовна Дворкина; Евгений Викторович Кауфман
Original assignee: Новосибирский Электротетехнический Институт Связи
Priority date: 1972-02-21
Filing date: 1972-02-21
Publication date: 1977-01-30

Description

Изобретение относитс к преобразовательной технике, а именно к тиристорным преобразовател м с принудительной коммутацией, и может быть иснользовано в непосредственных преобразовател х, в инверторах и выпр мител х .

Известно устройство управлени тиристорными преобразовател ми 1, которое содержит формирователи сигналов управлени принудительной коммутацией, св занные через суммирующие и дифференцирующие устройства с устройствами, формирующими сигналы управлени тиристорными группами преобразовател , и выходными устройствами, формирующими сигналы управлени коммутирующими и зар жающими тиристорами узла принудительной коммутации. Данное устройство вл етс прототипом изобретени .

Недостатком известного устройства вл етс его ненадежна работа при произвольных интервалах между импульсами двух последовательностей .

Цель изобретени - повыщение надежности и помехоустойчивости - достигаетс за счет введени в устройство управлени логической схемы с таким алгоритмом работы, который исключает возможность срыва коммутации при любых возможных интервалах времени между сигналами управлени

На чертеже приведена функциональна схема предлагаемого устройства. Устройство состоит из формирователей сигналов управлени тиристорными группами преобразовател 1, дифференциаторов 2, подключенных к их выходам, и сумматора 3 сигналов дифференциаторов . Выход сумматора через логическое устройство 4 соединен с формирователем сигнала управлени коммутацией 5, который, в свою очередь, соединен с выходным устройством 6.

Логическое устройство 4 состоит из элемента «Запрет 7, выход которого через элемент «ИЛИ 8 соединен со входом формировател 5. Вход элемента «Запрет соединен с выходом сумматора 3, с которым соединен также и первый вход элемента «И 9. Выход элемента «И 9 соединен с записывающим входом элемента пам ти 10.

Кроме того, в логическом устройстве имеетс дополнительный формирователь 11, вход которого соединен с вы.ходом формировател 5. Выходы формирователей 5 и 11 соединены с двум входами второго элемента «ИЛИ 12, выход которого соединен со считывающим входом элемента «Пам ть 10, вторым входом элемента «И 9 и с запрещающим входом элемента «Запрет. Выход элемента «Пам ть 10 соединен со вторым входом первого элемента «ИЛИ 8.