этом выход сумматора цо модулю два через схему запрета подсоединен к входу первого ключа, выход которого одновременно подключен к управл ющим входам коммутатора и формировател служебных команд; выход дачика комбинаций через второй ключ подсоединен к второму входу блока промежуточных регистров, причем выход третьего ключа одновременно подсоединен к входам опроса ком мутатора и формировател служебных команд а выход блока промежуточных регистров вл етс выходом декодирующего устройства. На чертеже представлена функциональна схема декодирующего устройства системы передачи дискретной информации. Предлагаемое устройство содержит накопитель стираний 1, подключенный к запрещающему входу схемы запрета 2, последовательно включенные первый ключ 3, датчик комбинаций 4, блок кодировани 5 и сумматор 6 по модулю два, ко второму входу которого подключен выход накопител кодовой комбинации 7, а выход первого клю ча 3 одновременно подсоединен к управл ющим входам второго 8 и третьего 9 ключей а также последовательно включенные формирователь служебных команд 10, коммутатор 11 и блок 12 промежуточных регистров, при этом выход сумматора 6 по модулю два через схему запрета 2 подсоединен к входу первого ключа 3, выход которого одновреме но подключен к управл ющим входам коммутатора 11 и формировател 1О служебных команд; выход датчика комбинаций 4 через второй ключ 8 подсоединен к второму входу блока 12 промежуточных регистров, причем выход третьего ключа 9 одновременно подсоединен к входам опроса коммутатора 11 и формировател 10 служебных команд, а выход блока 12 промежуточных регистров вл етс выходом декодирующего устройства Устройство работает следующим образом Прин та комбинаци записываетс в накопитель 7 кодовой комбинации, из которого затем до 2 раз выдаетс дл сравнени на первый вход сумматора 6 по модулю два. На другой вход сумматора 6 подаютс все комбинации ( И, k ) - кода, формируемые с помощью датчика 4 комбинаций и блока 5 кодировани . Результат сравнени с выхода сумматора 6 по модулю два поступает на вход схемы запрета 2, на запрещающий вход которой подаетс последовательность, записанна в накопителе 1 стираний, чем обеспечиваетс запрещение выдачи результата сравнени дл ненадежных элементов провер емой комбинации. Если при сравнении надежных элементов произойдет хот бы одно несовпадение, то сигнал поступит на управл ющий вход первого ключа 3 и закроет его. Это соответствует случаю, когда прин та комбинаци не оказалась отождествленной с генерируемой в данный момент комбинацией (-n,k ) - кода. При этом устройство переходит к новому циклу проверки, дл чего ключ -3 устанавливаетс в исходное (открытое ) состо ние и начинаетс генераци очередной комбинации (n,k ) - кода и ее сравнение с прин той комбинацией. Если при сравнении все надежные элементы прин той комбинации совпадут с соответствующими элементами генерируемой комбинации, то сигнал на управл ющем входе ключа 3 будет отсутствовать и ключ останетс в открытом состо нии. В этом случае сигнал опроса в конце цикла проверки пройдет через открытий ключ 3 и поступит на управл ющие входы ключей 8 и 9 и вход датчика 4. Второй ключ 8 откроетс , третий ключ 9 закроетс , а датчик 4 в качестве очередной сформирует комбинацию, аналогичную предыдущей. Эта комбинаци (с ней произощло отождествление прин той комбинации) через открытый ключ 8 поступает в блок 12 промежуточных регистров. Одновременно выдаетс сигнал, сигнализирующий о выдаче комбинации , в коммутатор 11 и формирователь 1О. Коммутатор 11 обеспечивает запись комбинации в блок 12 промежуточных регистров на отведенное дл нее место, а формирователь 10 подсчитывает число комбинаций, прин тых без ощибок в передаваемом блоке из щ комбинаций. Если ощибка будет обнаруживатьс при всех циклах проверки, то сигнал на выходе ключа 3 будет отсутствовать и ключ 9 останетс открытым. Сигнал опроса, подаваемый после окончани всех циклов проверки, пройдет через ключ 9 и поступит в коммутатор 11 и формирователь 10, сигнализиру о наличии в комбинации неисправл емой ощибки. Коммутатор 11 и формирователь 10 фиксируют номер неправильно прин тых комбинаций. В формирователе 1О формируютс сигналы, соответствующие номерам комбинаций, прин тых с ошибкой . Эти сигналы с его выхода передаютс по обратному каналу, обеспечива повторную передачу искаженных комбинаций. Эти комбинации вновь повтор ютс . Передача ощибочно принимаемых комбинаций цовтор етс до тех пор, пока не будет зафиксирован их правильный прием и не будут заполнены все m промежуточных регистров блока 12. При этом в формирователь 10, который подсчитывает число импульсов достоверных комбинаций , поступает ровно У импульсов и он вырабатывает команду подтверждени правильного приема, котора через коммутатор 11 переводит всю группу комбинаций из блока 12 промежуточных регистров на исполнениеIn this way, the output of the adder zo to module two is connected via a prohibition circuit to the input of the first key, the output of which is simultaneously connected to the control inputs of the switch and the driver of service commands; The output of the combination handler is connected via a second key to the second input of the intermediate registers block, the output of the third key is simultaneously connected to the polling inputs of the switch and the driver of service commands, and the output of the intermediate registers block is the output of the decoder. The drawing shows a functional diagram of a decoding device of a system for transmitting discrete information. The proposed device contains an erase accumulator 1 connected to the prohibition input of the prohibition circuit 2, the first key 3 in series, the combination sensor 4, the coding block 5 and the adder 6 modulo two, to the second input of which the output of the code combination 7 is connected, and the output of the first key Cha 3 is simultaneously connected to the control inputs of the second 8 and third 9 keys as well as the sequentially connected driver of the service commands 10, the switch 11 and the block 12 of intermediate registers, with the output of the adder 6 modulo two through the prohibition circuit 2 is connected to the input of the first key 3, the output of which is simultaneously connected to the control inputs of the switch 11 and the driver 1O of the service commands; The output of the sensor combinations 4 through the second key 8 is connected to the second input of the intermediate registers block 12, and the output of the third key 9 is simultaneously connected to the polling inputs of the switch 11 and the utility command generator 10, and the output of the intermediate registers block 12 is the output of the decoding device. The device works as follows The received combination is written to the accumulator 7 of the code combination, from which then up to 2 times is output for comparison to the first input of the adder 6 modulo two. All combinations of the (And, k) code generated by the sensor of 4 combinations and the coding block 5 are fed to another input of the adder 6. The result of the comparison from the output of the adder 6 modulo two is fed to the input of the prohibition circuit 2, to the prohibitory input of which the sequence recorded in the erase memory 1 is fed, thus prohibiting the issuance of the comparison result for the unreliable elements of the tested combination. If, when comparing reliable elements, at least one mismatch occurs, the signal will go to the control input of the first key 3 and close it. This corresponds to the case when the received combination was not identified with the currently generated (–n, k) –code combination. In this case, the device proceeds to a new verification cycle, for which the key-3 is set to the initial (open) state and the next (n, k) code combination is generated and compared with the received combination. If, when comparing, all reliable elements of the received combination coincide with the corresponding elements of the generated combination, then the signal at the control input of key 3 will be absent and the key will remain in the open state. In this case, the polling signal at the end of the test cycle passes through the open key 3 and enters the control inputs of keys 8 and 9 and the input of sensor 4. The second key 8 opens, the third key 9 closes, and sensor 4 forms a combination similar to the previous one . This combination (with which the received combination was identified) through the public key 8 enters the block 12 intermediate registers. At the same time, a signal indicating the issuance of a combination is outputted to the switch 11 and the driver 1O. Switch 11 records the combination in block 12 of the intermediate registers to the space allocated to it, and shaper 10 counts the number of combinations received without errors in the transmitted block from the combination of n. If the error is detected during all test cycles, the signal at the output of key 3 will be absent and key 9 will remain open. A polling signal, supplied after the end of all test cycles, will pass through key 9 and will go to switch 11 and driver 10, signaling the presence of a malfunctioning error in the combination. The switch 11 and driver 10 fix the number of incorrectly received combinations. In the driver 1O, signals are generated corresponding to the numbers of the combinations received with an error. These signals from its output are transmitted on the reverse channel, providing re-transmission of distorted combinations. These combinations are repeated again. The transfer of the received received combinations is repeated until their correct reception is recorded and all m intermediate registers of block 12 are filled. In this case, driver 10, which counts the number of pulses of valid combinations, arrives exactly at the pulses and it generates a confirmation command correct reception, which through switch 11 takes the entire group of combinations from block 12 intermediate registers to execution