SU544114A1 - Устройство дл синхронизации импульсов - Google Patents

Устройство дл синхронизации импульсов

Info

Publication number
SU544114A1
SU544114A1 SU2147557A SU2147557A SU544114A1 SU 544114 A1 SU544114 A1 SU 544114A1 SU 2147557 A SU2147557 A SU 2147557A SU 2147557 A SU2147557 A SU 2147557A SU 544114 A1 SU544114 A1 SU 544114A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
output
bus
pulse
Prior art date
Application number
SU2147557A
Other languages
English (en)
Inventor
Владимир Иванович Ильин
Геннадий Леонидович Силин
Original Assignee
Предприятие П/Я А-1001
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1001 filed Critical Предприятие П/Я А-1001
Priority to SU2147557A priority Critical patent/SU544114A1/ru
Application granted granted Critical
Publication of SU544114A1 publication Critical patent/SU544114A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ИМПУЛЬСОВ
1
Изобретение отнсситс  к импульсной технике и может использоватьс  дл  согласовани  асинхронного сигнала с тактовой частотой периферийного устройства.
Известно устройство, содержащее тригге- 5 ры и элементы И, имеет недостаточное быстродействие 1 .
Наиболее близким -техническим решением к данному изобретению  вл етс  устройство дл  синхронизации импульсов, содержащее 10 входной триггер, единичный вьосод которого соединен с первым входом первого элемента И, второй вход которого подключен к единичному входу входного триггера и к источнику управл ющего сигнала, а нулевой вход 15 входного триггера соединен с выходом выходного элемента И, первый вход которого подключен к единичному входу второго триггера и к выходу первого элемента И, третий вход которого соединен с источником тактовых 20 импульсов, при этом единичный выход второго триггера соединен со вторьпи входом выходного элемента И 2 .
Однако и это устройство имеет недостаточное быстродействие,25
Целью изобретени   вл етс  повышение быстродействи  устройства.
Дл  этого в устройство дл  синхронизации импульсов, содержащее входной триггер, единичный выход которого соединен с иервым входом первого элемента И, второй вхо которого подключен к единичному входу входного триггера и к источнику управл ющего сигнала, а нулевой вход входного триггера соединен с выходом выходного алемента И, первытй вход которого подключен к единичному входу второго триггера и к выходу первого элемента И, третий вход которого соединен с источником тактовых импульсов, при этом единичный выход второго триггера соединен со вторым входом выходного элемента И, дополнительно введен триггер, выход которого соединен с нулевым входом второго триггера, а входы дополнительного триггера подключены соответственно к нулевому второго триггера, к выходу первого элемента И, к третьему входу первого элемента И.
На чертеже приведена схема устройства.
Устройство дл  синхронизации импульсов содержит входную шину 1, выходные шины 2 и 3, шину 4 источника тактовых импульсов , триггеры 5-7, элементы И 8 и 9, причем , входна  шина 1 соедин ет выход источника управл ющего сигнала и первый вход элемента 8, соединенный с единичным входом триггера 5, единичный выход которого подключен к второму элемента 8, третий вход которого соединен с шиной 4 и первым входом триггера 7, второй вход которого подключев к выходу элемента 8, единичному входу триггера 6 и первому входу элемента 9, выход которого соединен с шиной 2 и нулевым входом триггера 5, единичный выход триггера 6 подключен к второму входу элемента 9, а нулевой - к единичному входу триггера 7, выход которого соединен с нулевым входом триггера 6 и шиной 3,
Устройство работает следующим образом.
По вление на шине 1 высокого уровн  напр жени  разрешает прохождение импульса с шины 4 через элемент 8, который взводит триггер 6, запирает элемент 9, удержи- ва  высокий уровень сигнала на шине 2, и нав зывает высокий уровень напр жени  на шине 3. По окончании тактового импульса низкий уровень на шине 4 через элементы 8 и 9 передаетс  на шину 2 и обнул ет триггер 5. При этом состо ние других элементов устройства не мен етс ,так как элемент 8 заперт сигналом с шины 4. Второй тактовый импульс вызывает по вление низкого уровн  на выходе триггера 7, который сбрасывает триггер 6, тем самым запира  элемент 9 и устанавлива  высокий уровень на шине 2. По окончании второго тактового импульса устройство устанавливаетс  в исходное положение.
Таким образом при изменении уровн  сигнала на шине 1 с низкого на высокий на шинах 2 и 3 возникают последовательно два импульса. На шине 2 возникает импульс синхронно с паузой тактовой частоты, а на шине 3 - синхронно с импульсом тактовой частоты.

Claims (2)

1.Авторское свидетельство СССР
№ 402143, М. 03 К 5/13,24.01.74
2.За вка №2112750/21 от 18.03.75, по которой прин то решение о выдаче авторского свидетельства.
SU2147557A 1975-06-20 1975-06-20 Устройство дл синхронизации импульсов SU544114A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2147557A SU544114A1 (ru) 1975-06-20 1975-06-20 Устройство дл синхронизации импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2147557A SU544114A1 (ru) 1975-06-20 1975-06-20 Устройство дл синхронизации импульсов

Publications (1)

Publication Number Publication Date
SU544114A1 true SU544114A1 (ru) 1977-01-25

Family

ID=20623783

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2147557A SU544114A1 (ru) 1975-06-20 1975-06-20 Устройство дл синхронизации импульсов

Country Status (1)

Country Link
SU (1) SU544114A1 (ru)

Similar Documents

Publication Publication Date Title
GB959781A (en) Improvements in or relating to a logical circuit
GB1508147A (en) Symmetrical odd modulus frequency divider
SU544114A1 (ru) Устройство дл синхронизации импульсов
GB1534053A (en) Distinguishing valid from invalid transitions in a two level logic signal
GB1082975A (en) Apparatus for frequency and phase comparison of two periodic signals
US3223930A (en) Electric gating circuits
SU790305A1 (ru) Переключающее устройство
SU758501A1 (ru) Устройство дл синхронизации импульсов
SU999150A2 (ru) Устройство дл синхронизации импульсов
SU575767A1 (ru) Формирователь импульсов
SU932479A1 (ru) Распределитель импульсов
SU484629A1 (ru) Генератор одиночных импульсов
SU585597A1 (ru) Устройство тактовой синхронизации
SU741436A1 (ru) Устройство подавлени помех
SU617846A1 (ru) Делитель частоты на шесть
SU711670A1 (ru) Устройство дл генерации одиночных импульсов
SU553737A1 (ru) Устройство синхронизации
SU453791A1 (ru) Устройство тактовой синхронизации
SU822378A1 (ru) Устройство дл делени частоты пов-ТОРЕНи иМпульСОВ HA чЕТыРЕ
SU680160A2 (ru) Устройство дл синхронизации импульсов
SU832715A1 (ru) Устройство контрол импульсов
SU613493A1 (ru) Формирователь одиночных импульсов
SU1109871A1 (ru) Фазовый компаратор
SU374719A1 (ru) Генератор импульсов
SU661746A1 (ru) Формирователь импульсов