SU530337A1 - Вычислительна система - Google Patents

Description

Цель изобретени  - повышение быстродействи  вычислительной системы. Это достигаетс  тем, что в предлагаемую вычислительную систему введены блоки пам ти кодов настройки, пам ти кодов управлени  и пам ти кодов коммутации, п решающих блоков и коммутатор, соединенный двухсторонними 1шформациошгыми св з  ми с каждым решающим блоком, подключенным другими информациоплыми входом и выходом к соответствующим выходу и входу блока пам ти чисел, а управл5цощим входом - к второму выходу блока управлени , соединенного двухсторонними св з ми с блоком пам ти кодов управлени , выход которого подключен к информационному входу цифровой вычислительной машины, адресный и информационный выходы которой соединены соответственно с адресными и информационными входами введеных блоков пам ти. Вход каждого решающего блока подключен к соотБетствутошему выходу блока пам ти кодов настройки, выход блока пам ти кодов коммутации соединен с входом коммутатора, На чертеже покаэана блок-схема вычисл тельной системы. Блок-схема состоит из решающих блоков 1 ;| - Ij, соедш-1енных двухсторонними информационными св з ми с коммутатором 2, блока 3 пам ти чисел, подключенного к дру гим информационным выходу и входу каждог решающего блока, 6jiOKa 4 управлени , соединенного двухсторонними св з ми с блоком пам ти чисел и блоком 5 пам ти кодов управлени , блока 6 пам ти кодов настройки, каждый выход которого подключен к соответствующему входу каждого решающего блока, блока 7 пам ти кодов коммутации, соединенного с входами коммутатора 2, цифровой вь числительноймаш1Шы 8, адресный 9 и информационный 10 выходы которой подключены к адресным входам блоков пам ти чисел, пам ти кодов управ;1ени , пам ти кодов настройки, пам ти кодов коммута ции, а информационньШ вход 11 соединен с выходами блока пам ТН чисел и блока пам ти кодов упрЭБлени . Кроме того, первый управл ющий выход блока 4 управлени  подклю чен к цифровой вычислительной машиье Ё, а второй - к управл ющему входу каждого рэшающего блока. Решающие блокн 1,, - 1 предна-значены дл  выполнени  операций интегрировани  по разлищ1ым формулам, суммировани  и т, д., а коммутатор 2, состо щий в основном из комбинированных схем, - дл  электронного соединени  выходов и входов решающих бло ков в соответствии со структурной схемой набора задачи. Работа коммутатора 2 управл етс  блоком пам ти кодов коммутации 7. Блок пам ти чисел служит дл  приема (выдачи) параллельным кодом числовых данных в режиме обмена информацией решающих блоков 1J - 1 (-, с цифровой вычислительной машиной 8 и дл  использовани   чеек пам ти в качестве регистров сдвига соответствуюших решающих блоков 1 , - 1 (кажда   чейка пам ти соединена выходом и входом с соответствующим решающим блоком) в режиме рещени . Блок 6 пам ти кодов настройки осуществл ет прием, хранение и настройку решающих блоков 1, - 1 г, на выполнение определенных операций. Выходы каждой  чейки блока пам ти подключены к соответствующему решающему блоку. Блок 7 пам ти кодов коммутации служит дл  приема, хранени  кодов коммутации и настройки коммутатора 2 на соединение выходов и входов решающих блоков 1 Блок 5 пам ти кодов управлени  выполн ет прием конечных значений числовых данных или кодов, позвол ющих задать врем  решени  блоков 1, - 1,-| прием i-шформации о СОСТО5ШИИ рещающих блоков 1 , - 1 из блока управлени  4 и выдачу этой информации в цифровую вычислительную маши- ну 8, Блок управлени  4 осуществл ет непосредственно взаимодействие с блоком 5 пам ти кодов управлени , синхронизирует работу блоков 1 , - 1 ;i ..определ ет врем  их решени  и формирует сигнал прерывани  в цифровую вычислительную машину 8. В работе вычислительной системы можно выделить три основных режима: режим решени  цифровой вычислительной машины 8; режим обмена данными решающих блоков 11 с цифровой вычислительной машиной 8; редким решени  блоков 1 j - ,. Возможна па1эаллельна  или последовательла  работа репающих блоков 1 - 1 ,-| и цифровой йизчислительной машины 8, котора  определ етс  рслассом решаеглых , Р ассмотрйм в качестве примера последовательную совместную работу решающих блоков и цифровой вычислительной машины, зсгречающуюс  при решении задач оптимального управлени  и математической физики, в KOTOpbiX решающие блоки рассматриваютс  как структурна  подпрограмма дл  повышени  производительности цифровой вычислительной машины в области численного реше- нпг, например, систем дифференциальных или алгебраических уравнений.

В первом режиме цифрова  вычислительна  машина 8 выполн ет основную программу . Если при выполнении ОСНОЕЛСЙ программы встречаетс  необходимость быстро решить систему дифференпиальных (алгебраических ) уравнений, то пифрова  вычислительна  машина 8 делает обращение к решающим блокам, которое заключаетс  в передаче чисел и кодов коммутации, настройки и управлени  в  чейки соответствующих блоков пам ти чисел, пам5гги кодов коммутации, пам ти кодов настройки, и пам ти кодов управлени .

Ввод кодов коммутации, управлени  и настройки может производитьс  один раз

на все врем  выполнени  итеративного вычислительного процесса задачи. При переходе от одного итерационного цикла к другому при выполнении основной программы цифрова  вычислительна  машина 8 осуществл ет только ввод (вывод) числовой информации в блок пам ти чисел, причем запись чисел в блок пам ти производитс  непосредственно в процессе выполнени  цифровой вычислительной машиной арифметических действий. Это приводит к исключению затрат времени на передачу числовых данных из оперативного запоминающего устройства цифровой вычислительной маш1шы в блок пам ти чисел ,

После ввода исходной информации в блоки 3, 5, 6 и 7 запускаютс  блоки 1 , - l|i на решение задачи блоком 4 управлени  в соответствии с кодом управлени , передан ным цифровой вычислительной машиной , в блок 5 пам ти кодов управлени . При этом происходит переключение цифровой вычислительной машины на выполнение другой программы .

В режиме решени  блоков 1, - 11-, осу-ществл етс  одновременный сдвиг информации в  чейках блока пам ти чисел тактовыми импульсами блока управлени . Останов решени  блоков 1 , - lf-| происходит при выполнении одного из трех условий; отрабатывает с  число шагов интегрировани , задаикое в  чейке лока 5 пам ти кодов управ.;е1;и : совпадают (в результате сравнени  бпоком 4 управлени ) значени  конечных пацаметро хранимых в  чейках блока 5 пам ти, с текушими значени ми, получаемыми в блгзке 3 пам ти чисел в процессе решений, в результате сравнени  разности текущих значеНИИ параметров блока пам ти чисел с заданным кодом точности, хранимым в  чейке блка пам ти кодов управлени .

В результате останова решени  блоков 1 J - 1 f блоком управлени  вырабатываетс  сигнал, который прерывает работу ци.фроБой

вычислительной машины надтекущей программой , и результаты решени  блоков 1, - 1,.-,, полученные в блоке пам ти чисел, используютс  цифрово вычислительной машиной 8 дл  продолжени  выпо;1нени  вычислений

по старой основной программе. Кроме того, цифрова  вычнслпГельна  машина может произвести считывание информации о состо нии решающих блоков 1, - I,, из блока пам ти кодов управлени .

Ф о р л- у л а изобретен и  

Вычислительна  система, содержаща  решающий блок, соединенный через блок пам ти чисел с ннфорк ационными входом и выходом цифровой вычислительной машхшы, блок управлени , соединенный двухсторонними cв з  Лi с блоком пам ти члсел и подключенный первым и вторым выходом к управл ющим входам соответственно цифровой вычислительной маш1шъ; п решающего блока, адресный вход блока пам ти чисел подключен к адресному выходу цифровой вычислптепьнэй машины, о т л и ч а ю щ а   с   тем, что, с целью повыше.тш быстродействи , в нее введены блоки кодов настройки , пам ти кодов управлени  и пам ти кодов коммуташп, i; решающих блоков и коммутатор, соединеиньп : двухсторонними информацпо,:1ь;ми СВЙЗЯАШ с каждым решающим блоком, )1одключснль; 1 лругимп пнформационнымн входом ;; выходок; к соответствующим выходу )i Ехэ,цу блока пам ти чнсел, а управл ющим входом - к второму выходу блока упра1злени , сг.единениого двухсторонними св з ми с блоком пп л т1; кодов управлени , выход KCrc-jjoro подключеп к 1шформа ционному входу цпировой вынпсллтельной машины, лдпесиь;й ;; инфорк:ац1 онный выхо- дь которой сэеди е:ы сэответствепно с адресными и Ш1фор ;б1и-1опны п1 входами введенных блокоз пам тг. вход каждого решающего блока подключоп iv соот1зетствующему выходу б, . тк кэдэв настройки, выход блока ruix.fir::. 1-:лдэБ ко мутац11И соедине с входом ;.ON-NiyTaT; pa

Источники 1чнфо1)м;:и;и1. прин тые во внимание при экспсртлзо;

1,Патент К 3 419711, кл, 235150 . 31, 196С,

2.Авт, ев, Ь 224910, G 06 J 1/ОО 23,09„й6,.

3.Авт„ СБ.. 1о5068, 006 7 1/00, 02„07„62.

4,Майоров ffi :, Э i /KTpoH}ibc цифровые ifflTerpMpjK)iiii;e KTUL:.;;:,U А,, , 1962