SU529559A1 - Multistable dynamic logical element - Google Patents
Multistable dynamic logical elementInfo
- Publication number
- SU529559A1 SU529559A1 SU2114506A SU2114506A SU529559A1 SU 529559 A1 SU529559 A1 SU 529559A1 SU 2114506 A SU2114506 A SU 2114506A SU 2114506 A SU2114506 A SU 2114506A SU 529559 A1 SU529559 A1 SU 529559A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency
- multistable
- logical element
- frequency conversion
- inputs
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Description
1 one
Изобретение относитс к импульсной технике.The invention relates to a pulse technique.
Известен миогоустойчивый элемент, содержащий fi запоминающихкаскадов, соединенных с каскадами св зи, каждый каскад св зи содержит элемент, сопротивление которого измен етс при возбуждегши. В запоминающем элементе имеетс основной усилитель, подключенный к входам всех остальных основных усилителей 1 .A myostable element is known that contains fi memory cascades connected to communication cascades, each communication cascade contains an element whose resistance changes when excited. In the storage element there is a main amplifier connected to the inputs of all the other main amplifiers 1.
Однако в этом многоустойчивом элементе тблюдаетс недостаточное число устойчивых состо ний .However, in this multistable element an insufficient number of stable states is observed.
Известен логический элемент, содержащий два блока преобразовани частоты, каждый из которых состоит из смесителей и селективных усилителей, соединенных в кольцо, в котором выход каждого .смесител соединен со входом селективного усилител , выход которого соединен с одним из входов следующего смесител , а вторые входы смесителей соединены с источником опорной частоты 12}.A logic element is known that contains two frequency conversion units, each of which consists of mixers and selective amplifiers connected in a ring, in which the output of each mixer is connected to the input of a selective amplifier, the output of which is connected to one of the inputs of the next mixer, and the second inputs of mixers connected to the source of the reference frequency 12}.
В этом устройстве наблюдаетс зависимость от начальной фазы управл ющего сигнала.In this device, the dependence on the initial phase of the control signal is observed.
Целью изобретени вл етс уменьшегше вли ни начальной фазы управл ющего сигнала.The aim of the invention is to reduce the influence of the initial phase of the control signal.
Поставленна цель достигаетс тем, что в многоустойчивый динамический логический элементThe goal is achieved by the fact that in a multi-stable dynamic logic element
введены дополнительные смесители и удвоители частоты, причем вход каждого дополнительного смесител соединен с выходом соответствующего селективного усилител первого блока преобразовани частоты, выходы дополнительных смесителей соединены между собой и подключены ко входу второго блока преобразовани частоты, а удвоители частоты включены между выходами соответствующих источников опорных частот и соответствующими входами второго блока преобразовани частоты .additional mixers and frequency doublers are introduced, the input of each additional mixer is connected to the output of the corresponding selective amplifier of the first frequency conversion unit, the outputs of the additional mixers are connected to each other and connected to the input of the second frequency conversion unit, and the frequency doublers are connected between the outputs of the respective reference frequency sources and the corresponding the inputs of the second frequency conversion unit.
На чертеже изображена структурна электри1ческа схема предлагаемого элемента. , Многоустойчивый элемент содержит блоки 1,2 преобразовани частоты, состо щие из селективных усилителей 3-8 и 9-11, смесителей 12-15 н 16-19, частотно селективных блоков 20,21, и 22,23, сумматоров 24,25, дополнительные смесители 26-28, удвоители частоты 29-32.The drawing shows a structural electrical circuit of the proposed element. The multistable element contains frequency conversion blocks 1.2, consisting of selective amplifiers 3-8 and 9-11, mixers 12-15 n 16-19, frequency selective blocks 20.21, and 22.23, adders 24.25, additional mixers 26-28, frequency doublers 29-32.
Индексами 33-36 обозначены входы, на которые поданы сигналы опорных частот, индексом 3725 сигнальный вход элемента.Indices 33-36 denote the inputs for which the signals of the reference frequencies are given, with the index 3725 signal input of the element.
Принцип работы описьшаемого многоустойчи ,вого элемента заключаетс в следующем.The principle of operation of a writeable multi-persistent element is as follows.
Зслуск элемента производитс внеишим радиочастотным сигналом с произвольной, по отношению к фазам опорных колебаний, начальной фазой и с частотой колебаний, соответствующей частоте, настройки одного из селективньис усилителей, например , 3 блока 1 преобразовани частоты, поданным ц вход 37. В блоке 1 преобразовани частоты происходит генерирование двух частотных составл юцщх .с начальной фазой, равной начальной фазе внешнего сигнала и противоположных по знаку, которые вьщел ютс соответственно селективными усилител ми 3 и 4, образующими пару симметрично расстроенных относительно соответствующей ком ,бинаиионной частоты j . Кажда частотна составл юща , снимаема с выхода усилителей 3,4 соответственно, подаетс на соответствующий вход дополнительного смесител 26, где происходит компенсаци начальной фазы сигнала. Колебани с выхода смесител 26 уже с частотой 2 toj подаютс на вход блока 2 преобразовани частоты, где происходит синфазное возбуждение с частотой 2 UI j , вл ющейс -комбинащюнной частотой дл блока 2 преобразовани частоты при удвоенных частотах опорных колебаний, которые подаютс со входов 33-36 через удвоители частоты 29-32 на соответствующие входы смесителей блока 2 преобразовани частоты.The element is made sourced by an RF signal with an arbitrary, with respect to the phases of the reference oscillations, the initial phase and the frequency of the oscillations corresponding to the frequency, setting one of the selective amplifiers, for example, 3 frequency conversion units 1, fed to the input 37. In frequency conversion unit 1 two frequency components are generated, with an initial phase equal to the initial phase of the external signal and opposite in sign, which are allocated by the selective amplifiers 3 and 4, respectively, forming a pair of symmetrically detuned relative to the corresponding com binaiionnoy frequency j. Each frequency component removed from the output of amplifiers 3.4, respectively, is fed to the corresponding input of an additional mixer 26, where the initial phase of the signal is compensated. The oscillations from the output of the mixer 26 already with a frequency of 2 toj are fed to the input of frequency conversion unit 2, where the in-phase excitation occurs with a frequency of 2 UI j, which is the combinational frequency for frequency conversion unit 2 at twice the frequencies of the reference oscillations that are supplied from inputs 33 36 through the frequency doublers 29-32 to the corresponding inputs of the mixers of the frequency conversion unit 2.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2114506A SU529559A1 (en) | 1975-03-18 | 1975-03-18 | Multistable dynamic logical element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2114506A SU529559A1 (en) | 1975-03-18 | 1975-03-18 | Multistable dynamic logical element |
Publications (1)
Publication Number | Publication Date |
---|---|
SU529559A1 true SU529559A1 (en) | 1976-09-25 |
Family
ID=20613045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2114506A SU529559A1 (en) | 1975-03-18 | 1975-03-18 | Multistable dynamic logical element |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU529559A1 (en) |
-
1975
- 1975-03-18 SU SU2114506A patent/SU529559A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890017866A (en) | Filter circuit | |
SU529559A1 (en) | Multistable dynamic logical element | |
US3660766A (en) | Sinusoidal waveform generator | |
US3710276A (en) | Digital variable quadrature sine wave voltage controlled oscillator | |
KR920017361A (en) | By logical comparison of IC test equipment | |
US9590597B2 (en) | Voltage-controlled ring oscillator with delay line | |
US3671872A (en) | High frequency multiple phase signal generator | |
US3546597A (en) | Frequency divider circuit | |
SU780154A1 (en) | Zero beating discriminator | |
SU604177A1 (en) | Frequency manipulator | |
SU611307A1 (en) | Group signal shaper | |
SU557509A2 (en) | Device for generating signals of multi-position frequency-phase manipulation | |
SU540341A2 (en) | Device for manipulating a high-frequency generator | |
SU834853A2 (en) | M-sequence generator | |
SU1112503A1 (en) | Single-phase voltage-to-three-phase voltage converter | |
SU542327A1 (en) | Synchronism indication device | |
SU530419A1 (en) | In-phase and quadrature discriminator of the complex signal | |
SU1109914A1 (en) | Digital frequency synthesizer | |
SU736369A1 (en) | Multi-position frequency-phase signal manipulator | |
SU543193A1 (en) | Device for generating frequency-controlled signals | |
SU511683A1 (en) | Sync device | |
SU822322A1 (en) | Pulse bridge-type oscillator | |
JPH0691425B2 (en) | Frequency divider using D-type flip-flop | |
RU1840814C (en) | Self-contained generator | |
SU1501264A1 (en) | Variable-countdown frequency divider |