SU527707A1 - Устройство дл статистического контрол логических блоков - Google Patents

Устройство дл статистического контрол логических блоков

Info

Publication number
SU527707A1
SU527707A1 SU1998396A SU1998396A SU527707A1 SU 527707 A1 SU527707 A1 SU 527707A1 SU 1998396 A SU1998396 A SU 1998396A SU 1998396 A SU1998396 A SU 1998396A SU 527707 A1 SU527707 A1 SU 527707A1
Authority
SU
USSR - Soviet Union
Prior art keywords
unit
random number
input
control
statistical
Prior art date
Application number
SU1998396A
Other languages
English (en)
Inventor
Михаил Семенович Берштейн
Алексей Михайлович Романкевич
Original Assignee
Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции filed Critical Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority to SU1998396A priority Critical patent/SU527707A1/ru
Application granted granted Critical
Publication of SU527707A1 publication Critical patent/SU527707A1/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

(jciaiOK 3fO(O усгройсгва состоит в юм.что оно не по;гйол е1 конгролировагь функццо5шроваluie логических блоков, что сужает область его применени .
Целью изобретени   вл етс  расши1 екие области примеиеш-1  усфойства.
Поставленна  цепь достигаетс  Бвеаегшем в npejxnoKeHHoe устройство блсжа с атйст гческих анализаторов. При этом выходы нреобразователл случайных чисел соеданены с входами контролируемого логаческого блока, а вход блока индикации - с выходом б.гтока управлени  через блок статистических йкализа-торэв, йнформни.иогшые входы соторого оов;п ненш с зйтходаин коммугатора вь ХОДЯЫХ CHiHBJIOB.
Блок-схема устройства изображена на чертеж ;.
Ус1ройетзо состоит изблока ввода да нмх , б ока уггрга егЕгл 2, коммутатора выход -Нз1х сигналов 3, КО:: фолнруег-ю-по логического блока 4, генератора елучзй иь5х Чисел S, преобразовател  случайных чисел 6, блока индйкаши 7 и блока сташстческих акзлш торов 8.
Устройство .работаем следующим образом.
С поТЛСПгыи б.мока в-водз данных 1 задаемс  Hiii opTv;i5j.iiH о пор дке подютю езздй контрольных ток-к кейтролируемого  о-гического блока 4 к инфс рй йцио} ным входам блока статистических аналнзатсров 8. о рабочей щстоте проверки и о требуег-(о;,1 законе рвшргделезвп случайных сигналов , г.остзшатоидмх 1та вход провер емого блока.
В cooiBeicTBitH с этой информацией преобразователь настраиваетс  на преобразовагме случайных чисел с равномерньгм законом распределени , поступающих с вьхода генератора случайных чисел 5, в 4Kcj;a с грейусмымраспредепением.
СпучаГпо ш сигналы с контрольных точек ко прол ;руемого блока 4 отымаютс  коммутатором .5 и передаютс  на входы статистических анали3aiopoii в ,ке, О1)ре ел .емом блоком управлзrei3 2 в соответствии с информацией, поступающей с блока ввода данных 1. Анализаторы блока 8 определ К )т отклоне ше математических олшданий случ йных сигналов от заданной величины и в случае, есл5Е эти отк;10 -;ени  нрезьглают заданный уровень, выдД|ОТ сообщени  в блок кнл.икаи,ии 7, который О1Гиали;йГ1)уст о наличин нсистраумости и номере котрол),ой точки, в которой эча 1 сисправi юсть 3ai|)si;-: ci s poiui; га.
Блок yiipaiijjCHKH 2 также управл сг рабочей частою ; гсг;ерачора c.ryi.aiiHbix чисс.ч 5 и сиихроннзирус рапагу ан;,лизатора 8.
ПересspoiiKa ; .:гройсп а при иодаче lia проверку нового лошчссгсого fjioKa может осущестал тьс  д онко. В (, Полое простом, варианте ртравлс1мс нрсоОразопателем случайных Щ1сел не ocyiticcTB.iiieicH, т.е. о  либо настроен иосто нно на т.);к;)остис1 1| к ирес)Г)рп:), либо исключс из схемы. Иифирм:11г; И о кои ролируемом блоке задас с  в Клпс Jiajioiinijix значений матемашчсских o:w Дании сши.иил в ксапрольных точках и iiuciy4
5aei непосредсгвенно в блок ста1неги ск ,, шипи затороз 8. Эгог йюсоб Tjwfjyei, как правило, мень1 Е объема вхо ной информации, предааригелыюе получение этой информации несложно. Однако такой способ не обеспечивает стопроцентную полноту контрол  некоторых типов провер емых блоков.
Второй, &эг{ее угечверсальный, вариаит предусматривает задание входной информации в виде
настроечных сигналов дл  преобразовател  случайных чисел 6. Этот способ позвол ет добитьс  макшмальной полноты контрол , а также обеспечить стандартную веливдну эталонных значений математеческого ожидани  сигналов в контрольных точках контролируемого блока, что позвол ет нсклютать перестройку статистических анализаторов. Последний способ особенно удобен, если число контрольных точек велико и м огае из них относ тс  к независимо работающим част м контролируемого логического блока.
Возможно также совместное и пользование обоих они санных способов, позвол ющее добитьс  оптимальной (в смысле объема входной информации , а также полноты контрол ) орга1шзации проверки .
Применение данного устройства позвол ет при незначительном увеличении аппаратурных затрат производить контроль произвольных отдельных логических блоков и диагностику их неисправностей,
обеспечить смену наборов сигналов на входе контро .пируемого блока с частотой, с максимальной частотой срабатьшани  этого блока в услови х эксплуатации. Предлагаемое устройство исключает использование дл  контрол  тестовых
последовательностей сигналов, соответственно не требуетс  больших ЗУ дл  хранени  этих последовательностей , что С1шжает его стоимость и повышает надежность.

Claims (3)

  1. Формула изобретени 
    Устройство дл  статистического контрол  логеческих блоков, содержащее последовательно соединенные блок ввода данных, блок управлени , коммутатор выходных сигналов, входы которого соединены с выходами контролируемого логического блока, блок индикации, генератор случайных чисел, вход которого соединен с блоком управлени , преобразователь случайных чисел, информадио}шые входы которого соединены с выходами
    генератора случайных чисел, а управл ющий вход -
    с выходом блока ввода данных, отличающеес   тем, что, с целью расширени  области применеш  усзройства, оно содержит блок статистических анализаторов; причем выходы преобразовател  случайных чисел соединены со входами контролируемого логического блока, а вход блока индикации - с выходом блока управлени  через блок
    статистических анализаторов, информационные им) Uil KOh1|U)J о tiV/lH l -l bl I KOMMVt U lO|Vi HbiXO.ititMX Oiiinri.iiilB. Исгочшжн итгформации, прин тые во шшлпоше при : Kc«epiHje . AsropcK-ite сви/лчельство СОР N 354415 М.кл. G 06 F И/00 О 1970 г.
  2. 2.Rault I. Лс)гарИ - theorfilical and probablist ic to ttie fault - detection of digital circuits int. Sy(ip. Fault. - Tolerant Compul, Pasadewa, Caiif. 1971, New Jork, ff 4, 1971, pp, 26-29.
  3. 3.Иасильев Б.В. Пртпю.шрование надежности « эффч;ктивнос и (1элекг()()пнон аппаратуры, Советское Радио, |Ч70 г.. стр. 164-165 рис. 3.1.1
SU1998396A 1974-02-18 1974-02-18 Устройство дл статистического контрол логических блоков SU527707A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1998396A SU527707A1 (ru) 1974-02-18 1974-02-18 Устройство дл статистического контрол логических блоков

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1998396A SU527707A1 (ru) 1974-02-18 1974-02-18 Устройство дл статистического контрол логических блоков

Publications (1)

Publication Number Publication Date
SU527707A1 true SU527707A1 (ru) 1976-09-05

Family

ID=20576485

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1998396A SU527707A1 (ru) 1974-02-18 1974-02-18 Устройство дл статистического контрол логических блоков

Country Status (1)

Country Link
SU (1) SU527707A1 (ru)

Similar Documents

Publication Publication Date Title
US4264807A (en) Counter including two 2 bit counter segments connected in cascade each counting in Gray code
US3961271A (en) Pulse width and amplitude screening circuit
SU527707A1 (ru) Устройство дл статистического контрол логических блоков
SU1358099A1 (ru) Устройство дл контрол цифрового канала св зи
SU1658398A1 (ru) Устройство дл контрол сетевых трактов
SU463079A1 (ru) Устройство дл испытани газоразр дных клиперных диодов
SU951656A2 (ru) Программный генератор
EP0281620A1 (en) DEVICE AND METHOD FOR TESTING EQUIPMENT AND STIMULATING DEVICE.
RU2793145C1 (ru) Устройство для определения нагрузочной способности микросхем
SU439823A1 (ru) Устройство дл проверки амплитудной характеристики статистического анализатора импульсов
SU500592A1 (ru) Устройство дл переключени аппаратуры передачи данных на резервный канал св зи
SU900292A1 (ru) Устройство дл классификации радиоэлементов
SU798659A1 (ru) Устройство оценки сигнала
SU796854A1 (ru) Устройство дл статистическогоМОдЕлиРОВАНи пРОизВОдСТВЕННыХпРОцЕССОВ
SU737887A1 (ru) Устройство дл непрерывного контрол состо ни высоковольтных изол ций
SU723575A1 (ru) Устройство дл контрол дискретных блоков
RU1840903C (ru) Устройство управления перестройкой частоты
SU1379749A1 (ru) Устройство дл автоматического измерени амплитудно-частотных характеристик
SU506944A1 (ru) Электронный коммутатор
SU173317A1 (ru) УСТРОЙСТВО дл ИЗМЕРЕНИЯ ИНТЕНСИВНОСТИ ИОНИЗАЦИОННЫХ ПРОЦЕССОВ
SU484470A1 (ru) Статистический анализатор интервалов времени
SU373666A1 (ru) Устройство для контроля платы сведения лучей кинескопа цветного телевизионного приемника
SU801049A1 (ru) Устройство дл воспроизведени чАСТОТНО-МОдулиРОВАННыХ СигНАлОВ
SU532830A1 (ru) Устройство контрол интегральных схем
SU526832A1 (ru) Адаптивное устройство дл проверки диодных схем