SU525253A1 - Многоканальное устройство передачи и приема аналоговых сигналов методом адаптивного кодировани - Google Patents

Многоканальное устройство передачи и приема аналоговых сигналов методом адаптивного кодировани

Info

Publication number
SU525253A1
SU525253A1 SU2082394A SU2082394A SU525253A1 SU 525253 A1 SU525253 A1 SU 525253A1 SU 2082394 A SU2082394 A SU 2082394A SU 2082394 A SU2082394 A SU 2082394A SU 525253 A1 SU525253 A1 SU 525253A1
Authority
SU
USSR - Soviet Union
Prior art keywords
signal
output
input
block
channel
Prior art date
Application number
SU2082394A
Other languages
English (en)
Inventor
Вячеслав Ефимович Быков
Владимир Иванович Грубов
Виктор Константинович Ломаш
Юрий Николаевич Зорин
Original Assignee
Ростовское Высшее Военное Командное Училище Имени Главного Маршала Артиллерии Неделина М.И.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ростовское Высшее Военное Командное Училище Имени Главного Маршала Артиллерии Неделина М.И. filed Critical Ростовское Высшее Военное Командное Училище Имени Главного Маршала Артиллерии Неделина М.И.
Priority to SU2082394A priority Critical patent/SU525253A1/ru
Application granted granted Critical
Publication of SU525253A1 publication Critical patent/SU525253A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Dc Digital Transmission (AREA)

Description

тара по модулю два каждого «аиала подключены к 1ВЫХОДУ а1на1ло.го-цифрово1го иреОбра130вател  соответствующего канала, выход элемента И подключен к входам основного « дополнительного элементов па(м ти соответствующего канала, а на приемной стороне между бшако,м управлени  и блако1М иам ти эталонного сигаала включена схема запрета, запрещающий вход (Которой подключен к выходу дополн тельного |блока формировани  маркера , на вход которого подан входной сигнал. На чертеже прив1е дена функциональна  схема многоканального устройства.
Многаканальное устройство- передачи и приема аналоговых |СИ1Гнало1В 1методом адаптивного кодиров а1Н1И  содержит иа передающей стороне iB каждом из N каналов аналого-цифровой преобразователь 1, первый вход которого  вл етс  йнфаримащиошным входом 1канала, последовательно соединенные 01йновной элемент пам ти 2, основной сумматор по 1модулю два 3 И элемент НЕ 4, посЛедовательно соеднненные дополнительный элемент iHaiMHTH 5, дополнительный сумматор по модулЮ два 6 и элемент И 7, выход которого подключен к входам основного и дополнительного элементов пам ти 2 и 5 соответствующего канала, а BTOipbie входы И 7 и дополнительного сум1матора по модулю два: 6 подключены к входу аналого-цифрового преобра|301вател  1 соответствующего как а л а, а также общие дл  Всех N кан.алов блок управлени  8, первый вход которого подключен к вторым входам аналОго-цифровых преобразователей 1 и основных элементов па|М ти 2 всех канаЛОВ, а также к входу блока формировани  синхросигнала 9, .блок адреса 10, выход которого подключен к первому входу блока, фор-мирОВаВИЯ лруппового сигнала 11, вторОЙ вход котоРого соединен с выходом блока формировани  синхросигнала 9, блок пам ти эталонного 1сигнала 12, выход iKOTOporo подключен к вторым входам основных сумматоров по (Модулю два 3 Воех каналов, схему запрета 13, выход которой СОединен с входом блока «ам ти эта,лонного сигнала 12, ,а сигнальный вход - к второму выходу блока управлени  8, и блок анализа .14, входы которОго соединены с выходами элементов НЕ 4 ка.ждого канала , выходы- с входами блока адрвса 10, а дополнительный выход блока анлл за 14 подключен к запр1ещаю1щему входу Схемы .13 и входу блока ф.ор.мировани  маркер.а 15, выход которого ПОдключен к третьему входу блока фармирОеани  лруппоеогоСигнала И; на приемной стороне -блок выделени  синхросигнала 16, выход которого (Соединен с входо м блока управ.Лени  17, первый и второй выходы которого подключены к сООтветствующиМ входам дешифратора 18, выходы которого подключены (К первым входам элементов И 19 соответствующих каналов, вторые вхОДы которых подключены к выходу блока пам ти эта701ННОГО сигнала 20, схему запрета 21, включенную между |блоко1М управлени  17 и блоком па.м ти эталонного сигаала 20, и ДОПОЛнительный блок формировани  мар(Кера 22, выход которого подключен к запрещающему входу схемы запрета 21, а на вход которого 5 подан входной ситнал.
МнОГоканальнОе устройство работает следуЮЩИ1М 06pa30iM.
На пере(Дающей стороне аналоговые сигналы Si(t), где ,2,..., N, П0Ступ.ают на вхо10 ды аналого-цифровых преобразователей 1 соответствующих (Каналов. БлОК управлени  8 вырабатывает импульсы с частотой FL изменени  цифрового эталонного сигнала, хран щегос  в блоке пам ти эталонного сигнала 12, 15 и с частотой FO опроса N каналов. При одновременном поступлении импульса частоты FO на аналого-цифровые преобразователи 1 всех N каналов мгновенные значени  аналоговых сигналов преобразуютс  в данный пе0 риод опроса в цифровой сигнал. В каждом канале этот цифровой сигнал оравНИваетс  в сумматоре по модулю два 6 со значением информационного сигнала соответствующего кан.а.ла, хран щегос  в элементе 5 пам ти 5, имевшим ЗНачение в предыдущий период опроса. Если сигнал не измен етс  по 01Т НОШению к (Предыдущему периоду опроса, то на выходе сумматора по модулю два 6 (сигнал отсутствует и элемент И 7 преп тствует 0 записи цифрового .информационного сигнала в да(нный пери0.д оп.роса в элементы пам ти 2 и 5. В 1проти:вном случае инф01р1м.а(ционный (сигнал в данный период опроса записываетс  в элементы па;м ти 2 и 5 соответствую.щего ка5 нала. ПосЛе око(нчани  сра(внен.и  и записи, под воздействием импульсов частоты FL, проход щими через открытую схему запрета 13 в блок (Па.м ти эталонного сигнала 12, последний .начинает выдавать дискретные значени  0 эталонного (Сиюнала (н.апример, начина  с .дерВ .ОГО номера урОВн  квантовани ) одно(време но на сумматоры по модулю два 3 всех N каналов , где пронсходит сравнение его с инфарма .циоН(НЫ(М сигналОМ. При равенстве эталон5 ного и инфор1ма ЦИОнного Ситн.алов в соответствующих каналах с элементов НЕ 4 им1пульоные Сигналы П0(ступают в блок ана(лиза. .14, который в блок адреса 10 выдает нооледовательно управл ющие импульсы на формирова0 «не (КОДОВ а.дресов соответствующих жаналов, имеющих Одинаковые значени  инфор.маци.О(Нных 1сигн:алов. В этот Же МО(Мент Времени с дополнительного выхода блока анализа 14 снимаетс  импульс длительностью, равной 5 времени, заНИмаем.о-му в Кадре шереда.чи инфО ( а.дреоов (каналов (С Одинаковыми информационными СИ(Гна.ла.ми. Этот импульс запускает блок формировани  маркера 15 числа (кана.лов с равными информационны0 ми кана(Ла.ми и за1Крыва(ет Схему за(Пр.ет1а 13, запреща  прохождение импульсов частоты FL в бло.к пам ти эта(лонног0 (СИ(Гна(ла 12. Та(КИ(М образом прекращаетс  кзменен.ие эталонного сигна.л.а во врем  выдачи через бло(К формиро5 ваии  группового сигнала 11 кодов адресов
.каналов, имеющих одина.ковые значени  инфОрмадион ых сигналов. После 0:КО«ча1Н11  выдачи в канал св зи этих адресов каналов схема Siaqpera 13 открываетс  и блож пам ти эталонного сигнала 12 продолжает выдавать эталонный цифровой сигнал со следующего возрастающего значени . В каждом периоде онроса под воздействием импульсов частоты FO блок фор|Мировани  синхросигнала 9 вырабатывает код синхронизации жадра, который Еместе с кодами маркеров числа каналов через блок ф0|рмирова1ни  группового сиюНал а 11 замешиваютс  в по.чный кадр передачи инфор ма1ции .
На приемной стороне из по-лного сигнала кадра в блоке выделени  синхросигнала 16 выдел етс  сигнал, сиихронизирующий pai6oту блока управлеии  17. Пооледн й также выра|баты:вает импульсы с частотой FL и FO, управл ющие соответственно работой через схему запрета 21 блоком пам ти эталонного сигнала 20   дешифратора 18. Поскольку врем.евное полоЖение «ода адреса i-ro кан.ала соответствует внолне определенному дискретному значению эталопиого сигнала в данный времени, то возникающий сигнал и а соопгветствующем i-ом выходе дешифратора 18 от1К1рывает элемент И 19 i-iro канала и пропускает эталонный сигнал на i-й выход устройства . Зна чение эталонного- сигнала в данный момент времени и  вл етс  значением и«форма1цион1ного сигна,ла i-ro канала. Если в J-OM кадре передаютс  коды адресов каналов, имеющих равные информ.ащионные сигналы, то в блоке формировани  MapiKepai 22 из кода маркера вырабатываетс  импульс длительностью , равной времени, занимаем01му кодами адресов кан-алов с равными инфорМациюнными сигналами. Этот импульс закрывает схему запрета 21 ;И запрещает прохождение И1мпульсов частоты FL, управл ющих р аботой блока пам ти эталонного сигнала 20, в котором на расшифровки кодов адресов каналов фиксируетс  Посто нное значение эталонного сигнала. Импульсы, возникаю(щие на выходах дешифратора 18, последовательно открывают элемент И 19, .нропуока  одно и то- же значение эталонного сигнала на выходы каналов с один аковьими зн а|Ч;ен:ИЯ ми  нф opiM ационн ого свгналл.
Форм у л -а и 3 Об р е т ен и  
Многоканальное уст1ройст1во передачи и приг ема аналоговых :сигна.лов методом адаотивного кодировани , содержащее на; передалощей стороне в к-аждом канале аналого-цифровой
преобразователь, первый вход которого  вл етс  информационным входом канала, и последовательно соед1шениые основной элемент пам ти, основной сумматор но модулю два и
элемент НЕ, « общие дл  озсех каналов блок управлени , первый выход которого подключен к вторым входам аналого-цифровых преобразователей и основных элементов там ти всех каналов, а к входу блока формировани  синхросигнала, блок адреса, выход которого подключен к первому входу блока формировани  групнового сигнала, второй вход которого соединен с выходом блока форми|ровани  синхросигнала, и -блок пам ти эталонеого сигнала, выход которого подключен к вторьим входам основных сумматоров по модулю два всех каналов; на, приемной стороне- блок выделени  синхросигнала и дешифратор , выходы которого подключены к первым
входа1М элементов И соответствующих каналов , вторые входы Которых подключены к выходу блока пам ти эталонного сипнал-а, при этом выход блока выделени  синхросигнала соединен с входом блока управл ен и , первый
и второй выходы которого подключены -к соответствующим входам дешифратора, отличающеес  тем, что, с целью сокращени  избыточности передаваемых сообщений без снижени  верности передачи, на передающей стороне включены в каждом канале последовательно соединенные дополнительный элемент пам ти, дополнительный сумматор по модулю два и элемент И, а также общие дл  всех каналов схема запрета, выход которой соединен
с входом блока па:м ти эталонного сигнала, блок анализа, входы которого соединены с выходами элементов НЕ каждого канала, а выходы соединены с входами блока адреса, дополнительный выход блока анализа: подключен к входу блока формировани  маркера и запрещающему входу схемы запрета, сигнальный вход которой подключен к втором} выходу блока управлени , выход блока формировани  .маркера подключен к третьему входу
блока фор1МИ|ровани  группового сигнала, вторые входы элемента И и дополнительного сумматора по модулю два каждого канала подключены к выходу аналого-циф рового преобразовател  соответствующего канала., выход
элемента И подключен к входа.м аоновного и дополнительного элементов .пам ти соответствующего , а на прием ной стороне между блоком управлени  и блоком пам ти эталонного -сигнала включена, схема запрета, запрещающий вход которой подключен к выходу допол НЕтельн Ого блока: формировани  .маркера , на вход которого подан входной сигнал.
nepSbiiJ кона/j
f /-tiiu
ЛврВый канал
N-t/u /(анал
17 «- 16 -«i« 22 21 20
- 19
SU2082394A 1974-12-10 1974-12-10 Многоканальное устройство передачи и приема аналоговых сигналов методом адаптивного кодировани SU525253A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2082394A SU525253A1 (ru) 1974-12-10 1974-12-10 Многоканальное устройство передачи и приема аналоговых сигналов методом адаптивного кодировани

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2082394A SU525253A1 (ru) 1974-12-10 1974-12-10 Многоканальное устройство передачи и приема аналоговых сигналов методом адаптивного кодировани

Publications (1)

Publication Number Publication Date
SU525253A1 true SU525253A1 (ru) 1976-08-15

Family

ID=20602990

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2082394A SU525253A1 (ru) 1974-12-10 1974-12-10 Многоканальное устройство передачи и приема аналоговых сигналов методом адаптивного кодировани

Country Status (1)

Country Link
SU (1) SU525253A1 (ru)

Similar Documents

Publication Publication Date Title
US3750024A (en) Narrow band digital speech communication system
US3523291A (en) Data transmission system
US4451917A (en) Method and apparatus for pulse train synchronization in PCM transceivers
SU525253A1 (ru) Многоканальное устройство передачи и приема аналоговых сигналов методом адаптивного кодировани
GB1372924A (en) Time slot distributor for a multiplex system for telegraph or data transmission
KR930009869B1 (ko) 디지탈 신호 전송장치
GB1309754A (en) Electrical signalling systems
GB1398607A (en) Speech interpolation systems for time-division multiplexed signals
SU1247916A1 (ru) Устройство дл телеуправлени и телесигнализации
JP2985181B2 (ja) 多重変換装置
SU1056248A1 (ru) Устройство дл передачи информации по петлевой линии св зи
SU1021005A2 (ru) Устройство синхронизации сигналов
SU598238A1 (ru) Устройство коммутации
SU180645A1 (ru)
SU860326A1 (ru) Устройство асинхронного сопр жени цифровых сигналов
SU542352A1 (ru) Многоканальное устройство дл кодировани аналоговой информации
SU879619A1 (ru) Устройство дл сбора информации с рассредоточенных объектов
SU564720A1 (ru) Многоканальна система передачи дискретной информации
SU625311A1 (ru) Устройство дл передачи и приема двоичной информации
SU1072281A1 (ru) Передающее устройство дл системы св зи статистического уплотнени
SU1305747A1 (ru) Устройство приема информации с временным разделением каналов
US5315300A (en) AES/EBU C block generator
SU762727A1 (ru) Способ многоканальной передачи и приема сигналов с импульсно-кодовой модуляцией ' 1
RU1785020C (ru) Адаптивный коммутатор телеизмерительной системы
SU1030829A2 (ru) Устройство дл приема дискретной информации