SU523523A1 - Дифференциальный дискриминатор - Google Patents
Дифференциальный дискриминаторInfo
- Publication number
- SU523523A1 SU523523A1 SU1890360A SU1890360A SU523523A1 SU 523523 A1 SU523523 A1 SU 523523A1 SU 1890360 A SU1890360 A SU 1890360A SU 1890360 A SU1890360 A SU 1890360A SU 523523 A1 SU523523 A1 SU 523523A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- input
- output
- threshold
- signal
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Description
Изобретение относитс « радиотехнике и может быть использовано в устройствах автоматики .
Известен дифференциальный дискриминатор , содержащий пороговые элементы верхнего и нижнего уровней, входы которых объединены и подсоединены ж клемме входного сигнала, а выход .порогового элемента нижнего уровн подсоединен к входу дифференцирующей цепи, элемент антисовпадени 1.
Цель изобретени - расширение диапазона длительностей анализируемых сишалов и получение временной прив зки.
Дл этого в цредлагаемый дифференциальный дискриминатор введены дополнительна дифференцирующа цепь и два элемента сброса Т1риггбра, причем выход порогового элемента верхнего уровн подсоединен к входу элемента антисовпадени и через первый элемент сброса триггера к одному из входов триггера, другой вход которого подсоединен к выходу второго элемента сброса триггера, управл ющий вход которого подсоединен к «лемме сигнала управлени , выход дифференцирующей цепи через триггер и дополнительную дифференцирующую цепь подключен к второму входу элемента антисовпадени .
На чертеже приведена структурна электрическа схема предлагаемого дифференциального дискриминатора.
Дифференциальный дискриминатор содержит пороговые элементы 1 и 2 верхнего и нижнего уровней, входы которых объединены и подсоединены к клемме 3 входного сигнала, а выход порогового элемента 2 нижнего уровн подсоединен к входу дифференцирующей цепи 4; триггер 5; элемент антисовпадени 6. Выход порогового элемента 1 верхнего уровн подсоедииен к входу элемента антисовпадени 6 и через элемент сброса 7 триггера 5 к одному из входов триггера 5, другой вход которого подсоединен к выходу элемента сброса 8 триггера 5, управл ющий вход элемента сброса 8 подсоединен к клемме 9 сигнала управлени . Выход дифференцирующей цепи 4 через триггер 5 и дополнительную дифференцирующую цепь 10 подключен к второму входу элемента антисовпадени 6. Выход 11 подключен к выходу элемента антисовпадени 6.
Дифференциальный дискриминатор работает следующим образом.
Если входной сигнал имеет амплитуду, наход щуюс в «окне дискриминатора, то срабатывает только пороговый элемент 2 нижнего уровн . Сигнал, по вл ющийс «а его выходе, дифференцируетс дифференцирующей цепью 4. Передний пик продифференцированного сигнала вызывает срабатывание триггера 5. Задний пик этого сигнала сбрасывает триггер 5 в исходное состо ние. На выходе триггера 5 по вл етс сигнал, форма которого практически ие отличаетс от формы сигнала на входе дифференцирующей цепи 4. Этот сигнал дифференцируетс дифференцирующей цепью 10. Задний пик продифференцироваеного сигнала проходит через элемент аитисовпадени -6 иа выход 11.
Claims (1)
- Если входной сигнал имеет амплитуду, превышающую порог срабатывани порогОВОГо элемента 1 верхнего урови , то триггер 5 запускаетс фронтом импульса лорогового элемента 2 нижнего уровн , а сбрасываетс в исходное положение фронтом импульса порогового элемента 1 верхнего уровн . В этом случае задний пик продифференцированного дифференцирующей цепью 10 сигнала совпадает по времени с сигналом noporoiBoro элемента 1 верхнего уровн и, следовательно, не может пройти через элемент антисовпадени 6 на выход И дифференциального дискриминатора . Формула изобретени Дифференциальный дискриминатор, содержащий пороговые элементы верхнего и нижнего уровней, входы которых объединены и подсоединены к клемме входного сигнала, а выход порогового элемента нижнего уровн подсоединен к (ВХОду дифференцирующей це-пи, триггер, элемент антисовпадени , отличающийс тем, что, с целью расширени диапазона длительностей анализируемых сигналов и получени временной прив зки, в него введены дополнительна дифференцирующацепь и два элемента сброса триггера, причем выход порогового элемента верхнего уровн подсоединен К входу элемента антисовпадени и через первый элемент сброса триггера к одному из входов триггера, другой вход которого подсоединен к выходу второго элемента сброса триггера, управл ющий вход которого подсоединен к «лемме сигнала управлени , выход дифференцирующей цепи через триггер и дополнительную дифференцирующуюцепь подключен к второму входу элемента антисовпадени . 25 Источники информации, прин тые во внимание при экспертизе: 1. V. Е. Church, Nucl 1 nsfr and methods, v. 2, 102, 305, 1972 (прототип).I
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1890360A SU523523A1 (ru) | 1973-03-05 | 1973-03-05 | Дифференциальный дискриминатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1890360A SU523523A1 (ru) | 1973-03-05 | 1973-03-05 | Дифференциальный дискриминатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU523523A1 true SU523523A1 (ru) | 1976-07-30 |
Family
ID=20544571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1890360A SU523523A1 (ru) | 1973-03-05 | 1973-03-05 | Дифференциальный дискриминатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU523523A1 (ru) |
-
1973
- 1973-03-05 SU SU1890360A patent/SU523523A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES424344A1 (es) | Perfeccionamientos introducidos en circuitos perceptores dela anchura de impulsos. | |
SU523523A1 (ru) | Дифференциальный дискриминатор | |
GB1312482A (en) | Frequency modulated signal demodulator | |
SU424310A1 (ru) | Селектор импульсов | |
SU708501A1 (ru) | Амплитудный дискриминатор | |
US3482170A (en) | Pulse discrimination circuit | |
SU372559A1 (ru) | Дешифратор | |
SU987787A1 (ru) | Демодул тор частотно-модулированных сигналов | |
SU930637A1 (ru) | Формирователь временного интервала,равного периоду входного сигнала | |
SU834832A1 (ru) | Амплитудный компаратор | |
SU434583A1 (ru) | Формирователь прямоугольных импульсов | |
SU839066A1 (ru) | Делитель частоты следовани иМпульСОВ | |
SU475730A1 (ru) | Селектор импульсов | |
SU773917A1 (ru) | Генератор ступенчатого сигнала | |
SU1451840A1 (ru) | Устройство дл формировани импульсов | |
SU884105A1 (ru) | Временной преобразователь интервала времени | |
SU1480118A1 (ru) | Устройство дл выделени сигналов реверса | |
GB1337898A (en) | Signal recognition system | |
SU1510074A1 (ru) | Устройство дл синхронизации импульсов | |
SU853635A1 (ru) | Устройство дл формировани импуль-COB СиНХРОНизАции пРи СчиТыВАНиииНфОРМАции | |
SU515262A1 (ru) | Формирователь одиночного импульса | |
SU883854A2 (ru) | Устройство дл фиксации временного положени импульсов | |
SU511704A1 (ru) | Устройство дл обнаружени сигналов | |
SU919072A1 (ru) | Устройство дл выделени импульсов из последовательности | |
SU1409955A1 (ru) | Устройство формировани сигнала "едина метка времени" дл цифрового регистратора сейсмических волн |