SU523521A1

SU523521A1 - The device passes to the output of the n-th pulse

Info

Publication number: SU523521A1
Application number: SU1376963A
Authority: SU
Inventors: Владимир Ильич Турченков
Priority date: 1969-11-20
Filing date: 1969-11-20
Publication date: 1976-07-30

Description

1one

Изобретение относитс IK устройствам автоматики , обеспечивающим деление частоты в п раз с точной синхронизацией выходного импульса -ПО времени с входным импульсом.The invention relates to IK automation devices, which provide a frequency division n times with accurate synchronization of the output impulse -PT of time with the input impulse.

Известны устройства пропуска на выход п-го импульса, содержащие делитель частоты и клапан, один вход которого соединен с источником входных импульсов.Known device passes to the output of the n-th pulse, containing a frequency divider and a valve, one input of which is connected to the source of input pulses.

Однако эти устройства не могут пропускать на выход импульсы большой длительности и «е могут производить селекцию л-го импульса при измен ющейс частоте renepaTOipa входных импульсов.However, these devices cannot transmit long duration pulses to the output and can not select the lth pulse at a varying renepaTOipa frequency of the input pulses.

Цель изобретени -расширение функциональных возможйостей устройства пропуска на выход д-го имлульса.The purpose of the invention is the expansion of the functional capabilities of the device for passing the output of the d-th impulse.

Эта цель достигаетс тем, что устройство содержит интегратор, выход которого 1соединен с другим входом «лапана, вход - с выходом делител частоты, а Выход клалана соединен с входами перевода делител частоты и интегратора в исходное состо ние.This goal is achieved by the fact that the device contains an integrator, the output of which is connected to another input of the switch, the input to the output of the frequency divider, and the output of the clalan is connected to the inputs of the translation of the frequency divider and the integrator to the initial state.

На чертеже изображена структурна электрическа схема предложенного устройства.The drawing shows a structural electrical circuit of the proposed device.

Устройство содержит источник 1 входных импульсов, соединенный с входом делител 2 частоты и с одним из входов клапана 3, к второму входу которого подключен выход схемы задержки переднего фронта входногоThe device contains a source of 1 input pulses connected to the input of the splitter 2 frequency and with one of the inputs of the valve 3, to the second input of which is connected to the output of the front-edge delay circuit of the input

сигнала, выполненной, например, на интеграторе 4, вход которого соединен с выходом делител 2 частоты. Выход клапана 3 соединен с входами перевода в исходное состо ние интегратора 4 и делител 2.signal, performed, for example, on the integrator 4, the input of which is connected to the output of the splitter 2 frequency. The outlet of the valve 3 is connected to the reset inputs of the integrator 4 and the divider 2.

Иа выходе делител 2 частоты формируетс сигнал «а п-1-ом импульсе, который после интегратора 4 поступает спуст врем , большее максимально возможного времени длительности входного импульса, на вход 5 «лапана 3.At the output of the splitter 2 frequency, a "a p-1 pulse" signal is generated, which after integrator 4 arrives after a time longer than the maximum possible duration of the duration of the input pulse, to input 5 "of switch 3.

Та«им образом, разрешающее напр жение на входе 5 «лапана 3 формируетс в нромежутке между задним фронтом каждого п1-го импульса и передним фронтом п-го импульса .That way, the permissive voltage at the input of the 5 "valve 3 is formed in the gap between the trailing edge of each p1th pulse and the leading edge of the nth pulse.

Без искажени во времени п импульс проходит на выход клапана 3 и возвращает в исходное состо ние делитель 2 частоты и интегратор 4.Without time distortion, the pulse passes to the output of valve 3 and returns to the initial state a divider 2 frequencies and an integrator 4.

При возврате интегратора 4 в исходное состо ние на входе 5 клапана 3 будет отсутствовать разрещающее напр жение на пропуск импульсов, поступающих на вход 6 последующих импульсов.When returning the integrator 4 to the initial state, inlet 5 of the valve 3 there will be no permitting voltage to skip the pulses fed to the input 6 of the next pulses.

При достижении (2п- 1)-го импульса вновь формируетс сигнал на выходе делител 2 частоты, и при 2 д-ом импульсе на выходе клапана 3 вновь по вл етс импульс и т. д.When the (2n-1) th pulse is reached, a signal is again generated at the output of the divider 2 frequency, and at the 2 d-th pulse at the output of the valve 3 a pulse appears again, and so on.

Claims

Invention Formula

The device passes and the output of the n-th pulse,. containing a frequency divider and putting ", one input of which is connected to the source of input pulses, characterized in that, in order to expand its functionality, it contains an integrator, the output of which is connected to another valve input, input-to output of the frequency divider, and the output of the valve with inputs of transfer of the frequency divider and the integrator to the initial state.