Изобретение относитс к вычислительной технике и может примен тьс дл быстрой идентификации однократных временных сигна лов, представл емых суммой небольшого чис ла компонент, и, в частности, дл формант ног о анализа речи и пп определени посто н ных времени распада компонент радиоактивных смесей. Известное устройство дл идентификации однократных временных сигналов содержит оптимизаторы, синхрогенератор, блок запоминани сигнала, подключенный выходом соответственно к первым входам управл емых измерителей параметров сигнала блок модели сигнала, выходом соединенный соответственно с первыми входами управл е .ых измерителей параметров модели, первую и вторую группу запоминающих чеек. Однако известное устройство требует бол шого числа пробных изменений настройки, что существенно снижает его быстродействи Цель изобретени - повышение быстродей стви идентификатора сигналов, содержащих не ортогональные компоненты функции. Это достигаетс тем, что первые вхэдь) оптимизаторов подключены к выходам соответствующих управл емых измерителей параметров сигнала, а вторые входы соединены с выходами соответствующих управл емых измерителей параметров модели, выходы оптимизаторов через запоминающие чейки первой группы подключены ко входам соответствую -. щих запоминающих чеек второй группы, к соответствующим входам управл емых измерителей параметров сигнала, к соответствую щим входам управл емь;х измерителей параметров модели ц к информационным з.х.эдам блока модели сигнала, управл ющий вход которого соединен с одним выходом синхроге- нератора, другие выходы которого подключены соответственно к управл ющим входам блока запоминани сш-кала, оптимизаторов и запоминающих чеек второй группы. На чертеже приведена блок-схема уст- р ойства. Предлагаемое устройство содержит блок 1 запоминани сигнала, блок 2 модели сигнала , управл емые измерители 3-8, оптимгтза™торы 9-11, запоминающие чейки 12-14 первой группы, запоминающие чейки 1517 второй группы и синхрогенератор 18, Перва группа управл емых измерителей 3 4 и 5 измер ет параметры сигнала, втора 6, 7 и 8 измер ет параметры модели. Bxcvды измерителей первой группы присоединены к выходу блока 1 запоминани сигнала, управл ющие входы этого блока соединены с выходами синхрогенератора, а информационный вход со входом устройства. Втора -группа ущ)авлйемых измерителей состоит из измерителей 6, 7 и 8, входы которых присоединены к выходу блока 2 мо пели сигнала, входы которого присоединены к выходам запоминающих чеек параметров модели 12, 13 и 14; к этим выходам под члючены также управл ющие входы измерите лей 3-8 и входь чеек 15, 16 и 17 второй группы. Выходы однотипных измерителей из разных групп присоединены попарно к входом оптимизаторов настройки модели; выходы измерителей 3 и 6 ко входам оптимизатора 9, выходы измерителей 4 и 7 ко входам оптимизатора 10, выходы измерите лей 5 и 8-ко входам оптимизатора 11, Вы. оптимизаторов 9, 10 и 11 с единены со входами чеек первой группы 1, 13 и 14. Выходы запоминающих чеек 15, 16 и 17 (запоминани параметров) подключены к выходу устройства, а управл юшие входы этих чеек присоединены к выходу синхроген ратора 18. Второй сигнал запоминаетс в блоке 1 под воздействием управл ющего сигнала с первого выхода синхрсгенератора 18, каж- да посылка управл ющего сигнала со второго выхода синхрогенератора вызывает вос произведение запомненного сигнала, причем врем воспро-зведени может отличатьс от длительности записи, и, в частности, воспро изведение может быть значительно ускорено по сравнению с записью. Одновременно с за пуском воопроизведени сетосрогенератор вкл чает блок модели сигнала 2, который генери рует сигнал, соотьетствующий значени м пар метров, отводимых с выходов чеек 12, 13 и 14, соединенных с входами модели источ ника сигнала. Изменени параметров настройки блока 2 модели сигнала производ тс поочередно, причем пор док осуществлени этих изменений задан заранее и реализуетс поочередным включением оптимизаторов 9, 10 и 11, посылками управл ющих сш налов, отводимых от синхрогенератора. Каждый оптимизатор, когда он включен, настраивг ет отделытый параметр модели так, чтобы минимизировать различи сигналов, поступающих на его вход от управ-л еглых измерителей. Входы каждого оптимизатора оединены с измерител ми, обладающими повыщенной чувствительностью к изменени м параметра модели сигнала, управл ем or с этим оптимизатором, и понижейной вительн остью к изменени м параметров, не управл емых оптимизатором. Это ослабл ет вли ние ошибок в настройке одних параметров на оптимизацию настройки других, что сокращает продо-лжи. тельность поиска и тем повыщает быстродействие устройства. Упрощение устройства достигнуто тем, что вместо сложного многомерного оптимизатора использованы более простые одномерные оптимизаторы, и тем, что благодар ускорению процесса самонастройки модели генератора сигнала вывод результатов поиска производитс после не большого числа циклов включений оптимиза-.-.торов с помощью последнего отправл ющего сигнала, которым синхрогенератор включает чейки выходного блока запоминани параметров . Формула изобретени Устройство дл .-идентификации: о.окократ.ных временных сигналов, содержащее оптимизаторы , синхрогенератор, блок запоми нани сигнала, подключенный выходом CDQT. ветственно к первым входам управимемых измерителей параметров сигнала, блок модели сигнала, выходом соединенный соот« ветственно с первыми входами управл емых измерителей параметров модели, первую и вторую группу запоминающих чеек, о т л и ч а ю щ е е с тем, что, с целью поы.апени быстролейстьи , первые входы оптимизаторов подключены к выходам соответствующих управл емых измерителей параметров сигнала, а вторые входы соеди™ нены с выходами соответствующих управ- .тщемых измерителей параметров модели, выходы оптимизаторов через запоминающие, чейки пфвой группы подключены ко вхо-. дам соответствующих запоминающих чеек второй группы, к с о ответе-ТВ ующим входам управл емых измерителей параметров сигна ла , к соответствующим входам управл емых измерителей параметров модели и к инфор..-мационным входам блока модели сигнала, управл ющий вход которого соединен с одним выходом синхрогенератора, другие выходы KDTOptJro подключены соответственно к управл ющим входам блока запоминани сиг нала, оптимизаторов и запоминающих чеек второй группы.