SU508957A1 - Start Stop Electronic Regenerator - Google Patents

Start Stop Electronic Regenerator

Info

Publication number
SU508957A1
SU508957A1 SU1973816A SU1973816A SU508957A1 SU 508957 A1 SU508957 A1 SU 508957A1 SU 1973816 A SU1973816 A SU 1973816A SU 1973816 A SU1973816 A SU 1973816A SU 508957 A1 SU508957 A1 SU 508957A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
trigger
quantization
cycle
Prior art date
Application number
SU1973816A
Other languages
Russian (ru)
Inventor
Олег Серафимович Чугреев
Казанфар Мамед-Оглы Имамвердиев
Original Assignee
Ленинградский Электротехническийинститут Им.Профессора М.А.Бонч-Бруевича
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Электротехническийинститут Им.Профессора М.А.Бонч-Бруевича filed Critical Ленинградский Электротехническийинститут Им.Профессора М.А.Бонч-Бруевича
Priority to SU1973816A priority Critical patent/SU508957A1/en
Application granted granted Critical
Publication of SU508957A1 publication Critical patent/SU508957A1/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

(54) СТАРТСТОПНЫЙ ЭЛЕКТРОННЫЙ РЕГЕНЕРАТОР(54) START-UP ELECTRONIC REGENERATOR

фиксированных частот, переключатель 16 частот , дешифратор 17 зон кваитовани , формирователь 18 зон Квантовани , дополнительную схему совпадени  19, анализатор 20, сумматор 21.fixed frequencies, a switch of 16 frequencies, a decoder 17 of the quitouting zone, a driver of 18 Quantization zones, an additional coincidence circuit 19, an analyzer 20, an adder 21.

Предлагаемый регенератор работает следующим образом.The proposed regenerator works as follows.

В режиме анализа стартовой и кодовой посылок iBce узлы регенератора наход тс  в исходном столовом состо нии.In the analysis mode of the start and code iBce packages, the regenerator nodes are in the initial table state.

На выходе входного устройства 1 по вл етс  нулевой сигнал, что соответствует предполагаемой стартовой .посылке или дроблению . При этом цикловой триггер 2 устанавливаетс  в стартовое состо ние, лереключа  инвертор 10 на прием входного сигнала. С выхода блока опорных частот 8 на схему совпадени  3 поступает тактова  последовательность , частота следовани  которой во много раз выше скорости передачи. Эта последовательность проходит через предварительный делитель 4 с коэффициентом делени , равным четырем, и запускает основной делитель 5, емкость -которого соответствует длительности элементарной -посылки о- Во врем  работы основного делител  5 на его выходе последовательно по вл ютс  импульсы , воздействующие на дешифратор 17 и далее на формирователь 18. С по влением первого импульса на выходе дешифратора 17 по вл етс  сигнал, формирующий в формирователе 18 начало первой зоны посылки, окончание которой указывает на по вление второго импульса на дешифраторе 17, формирующего начало второй зоны и т. д. С помощью предварительного 4 и основного 5 делителей в формирователе 15 форчмируютс  последовательности коротких импульсов фиксированных частот, из которых с помощью переключател  16 можно выбрать несколько требуемых частот. В результате на выходе сумматора 21 в течение времени to получаем последовательность тактовых импульсов, частота следовани  -которой  -вл етс  переменной в различных зонах посылки. Эта -последовательность квантует в схеме квантовани  11 приход щий сигнал из инвертора 10. Та-ким образом, приход щий стартовый сигнал в виде импульсов отсчетов переменной частоты поступает на интегратор-сче7чк : 12. Если энерги  анализируемой -стартовой -посылки не прев-осходит фиксированный порог, устанавливаемый в -фиксаторе 13, то принимаетс  решение о том, что было зафиксировано дробление . В этом случае фи-ксатор 13 выдает сиг-нал , с помощью которого ци-кловой триггер 2 устанавливаетс  в стоповое положение. Если фикси)оваиный порог превзонд-зн, т. е. принимаетс  стартова  посылка, то работа схемы продолжаетс . При этом с первого разр да в распределителе цикла 6 в триггер 9 поступает сигнал о начале приема информационных КОДОВЫХ посылок. Последний переводит инвертор 10 В рабочее положение, в результате чего к -схеме квантовани  11 подключаютс  входные сигналы требуемой в соответствии с кодо.м пол рности.At the output of the input device 1, a zero signal appears, which corresponds to the expected starting parcel or crushing. In this case, the cyclic trigger 2 is set to the starting state, by turning the inverter 10 to receive the input signal. From the output of the reference frequency block 8, a clock sequence enters the coincidence circuit 3, the frequency of which is many times higher than the transmission rate. This sequence passes through a preliminary divider 4 with a division factor of four, and starts the main divider 5, the capacitance of which corresponds to the duration of the elementary parcel o. During operation of the main divider 5, pulses acting on the decoder 17 and Then, the first pulse at the output of the decoder 17 appears. A signal forms in the former 18, the beginning of the first transmission zone, the end of which indicates the appearance of the second and The pulse on the decoder 17, which forms the beginning of the second zone, etc. With the preliminary 4 and main 5 dividers in the former 15, sequences of short pulses of fixed frequencies are formed, from which several required frequencies can be selected using the switch 16. As a result, at the output of the adder 21 during the time to, we obtain a sequence of clock pulses, the following frequency — which is variable in different zones of the transmission. This sequence is quantized in the quantization scheme 11 by the incoming signal from the inverter 10. Thus, the incoming starting signal in the form of variable frequency sample pulses goes to the integrator: 7. If the energy of the analyzed starting signal does not exceed the fixed the threshold set in the fixer 13, it is decided that the fragmentation was fixed. In this case, the fi-xator 13 issues a signal with which the cyclic trigger 2 is set to a stop position. If a fixed threshold is exceeded, i.e., a starting premise is accepted, the operation of the circuit continues. At the same time, from the first discharge in the distributor of cycle 6, trigger 9 receives a signal to begin receiving informational CODE parcels. The latter translates the 10 V inverter into its working position, as a result of which the input signals of the required polarity are connected to the quantization circuit 11.

Далее регистрируютс  информа-ционные посылки с помощью формировател  15, переключател  16, дешифратора 17, фор-мировател  18, схемы совпадени  19, сумматора 21, -схемы квантовани  И и фи-ксатора 13. После приема п той информационной посылки распределитель цикла 6 выдает сигнал о начале стоповой посылки в анализатор 20, где поступающа  из входного устройства 1 стопова  посылка подвергаетс  анализу только в Средней ее наиболее устойчивой зоне. Интегратор-счетчик 12 вычисл ет энергию стоповой посыл-ки за анализируемый период времени . Если накопленна  энерги  стоповой посылки больще фиксированного порога, то фиксатор 13 выдает сигнал на цикловой триггер 2 и устанавливает его и всю схему регенератора в исходное стоповое состо ние, и регенератор готов к приему следующих комбинаций . Выходные сигналы регенератора формируютс  в выходном устройстве 14.Next, information parcels are registered using a driver 15, a switch 16, a decoder 17, a forwarder 18, a coincidence circuit 19, an adder 21, an AND quantization circuit and a phycator 13. After receiving the fifth information parcel, the cycle distributor 6 issues a signal About the start of the stop parcel to the analyzer 20, where the stop parcel arriving from the input device 1 is analyzed only in its Middle most stable zone. The integrator counter 12 calculates the energy of the stop send for the analyzed period of time. If the accumulated energy of the stop signal is more than a fixed threshold, then the latch 13 outputs a signal to the cyclic trigger 2 and sets it and the whole regenerator circuit to the initial stop state, and the regenerator is ready to receive the following combinations. The output signals of the regenerator are generated in the output device 14.

Claims (1)

Формула изобретени Invention Formula Стартстопный электронный регенератор, содержащий последовательно соединенные входное устройство, ци-кловой триггер, схему совпадени , предварительный и основной делители , ра-спределитель цикла, при этом второй вход схемы совпадени  через блок опорных частот подключен к задающему генератору , а выход распределител  цикла через триггер соединен с инвертором стартовой посылки , другие входы которого подключены соответственно к -входу и второму выходу -циклового триггера, а выход - к Схеме квантовани , котора  через интегратор-счетчик соединена с фи-ксатором, второй вход которого п-одключен к второму выходу триггера, а выход - к выходному устройству, причем выход циклового три-ггера св зан с вторыми входами предварительного делител , основного делител , распределител  цикла, инте-гратора-счетчика и -триггера, а второй выход фиксатора соединен с вторым входом циклового триггера, отличающийс  тем, что, с целью повышени  помехоустойчивости приема кодовых посылок, второй выход предваритель-ного делител  подключен к фор-мирователю им-пульсов фиксированных частот, другой вход которого соединен с вторым выходом основного делител , а выход-с переключателем частот, подключенным к дополнитель. «ой -схеме совпадени , второй вход которой св зан с формирователем зон квантовани , а выход - с сумматором, соединенным с -вторы .м входом схемы квантова-ни , при это-м второй выход основного делител  через дешифратор зон квантовани  подключен к -формирователю зон квантовани , второй выход которого соединен с анализатором, соответ-ствующие входы которого соединены с переключателем частот и распределителем цикла , а выход анализатора-с вторым входом сумматора.A start-stop electronic regenerator containing an input device connected in series, a cyclic trigger, a matching circuit, preliminary and main dividers, a cycle distributor, the second input of the matching circuit being connected to the master oscillator via the reference frequency block, and the output of the cycle distributor through a trigger with the inverter starting parcel, the other inputs of which are connected respectively to the input and the second output of the cyclic trigger, and the output to the quantization scheme, which through the integrator counter phi-Xator dinene, the second input of which is p-connected to the second output of the trigger, and the output to the output device, with the output of the cyclic three-timer connected to the second inputs of the preliminary divider, main divider, distributor of the cycle, integrator-counter and trigger, and the second output of the latch is connected to the second input of the cycle trigger, characterized in that, in order to improve the noise immunity of receiving code messages, the second output of the preliminary divider is connected to the driver of fixed frequency pulses, the other in od which is connected to the second output of the main divider, and the output from the frequency-switch connected to additional. "Oh, a coincidence circuit, the second input of which is connected to the quantization zone former, and the output to an adder connected to the second input of the quantization circuit, and the second output of the main divider is connected to the formater via the second decoder of the quantization zone quantization zones, the second output of which is connected to the analyzer, the corresponding inputs of which are connected to the frequency switch and the cycle distributor, and the output of the analyzer to the second input of the adder.
SU1973816A 1973-11-30 1973-11-30 Start Stop Electronic Regenerator SU508957A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1973816A SU508957A1 (en) 1973-11-30 1973-11-30 Start Stop Electronic Regenerator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1973816A SU508957A1 (en) 1973-11-30 1973-11-30 Start Stop Electronic Regenerator

Publications (1)

Publication Number Publication Date
SU508957A1 true SU508957A1 (en) 1976-03-30

Family

ID=20568711

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1973816A SU508957A1 (en) 1973-11-30 1973-11-30 Start Stop Electronic Regenerator

Country Status (1)

Country Link
SU (1) SU508957A1 (en)

Similar Documents

Publication Publication Date Title
US3515997A (en) Circuit serving for detecting the synchronism between two frequencies
GB1256199A (en) Frequency to direct current converter
SU508957A1 (en) Start Stop Electronic Regenerator
SU1497721A1 (en) Pulse train generator
RU2019907C1 (en) Programmable pulse generator
FR2331204A1 (en) Pulse frequency multiplier for controlling supply circuit - has clock signals counted between input pulses and held in buffer memory
SU445123A1 (en) Device for automatically setting a selective amplifier to fixed frequencies
SU1083330A1 (en) Frequency multiplier
SU1045402A1 (en) Device for counting pulse recurrence rate
SU849471A1 (en) Pulse repetition frequency discriminator
SU457182A1 (en) Receiver pseudo-random signals
SU617808A1 (en) Controllable duration pulse generator
SU777882A1 (en) Phase correcting device
SU1133697A1 (en) Two-frequency voice-frequency receiver
SU1443140A1 (en) Pulse sequence generator
SU1358080A1 (en) Apparatus for extrapolating time interval
SU1566503A1 (en) Digit frequency discriminator
SU1663748A1 (en) Frequency discriminator
SU853797A1 (en) Device for pulse-phase control of frequency
SU1091329A1 (en) Frequency discriminator
SU982200A1 (en) Controllable frequency divider
SU1368955A1 (en) Synchronized pulse shaper
SU1019606A1 (en) Device for discriminating pulse
SU1265983A1 (en) Pulse discriminator with respect to repetition frequency
SU1211821A1 (en) Program time relay