SU508939A1 - Pulse rate multiplier - Google Patents

Pulse rate multiplier

Info

Publication number
SU508939A1
SU508939A1 SU2069311A SU2069311A SU508939A1 SU 508939 A1 SU508939 A1 SU 508939A1 SU 2069311 A SU2069311 A SU 2069311A SU 2069311 A SU2069311 A SU 2069311A SU 508939 A1 SU508939 A1 SU 508939A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
output
inputs
voltage
Prior art date
Application number
SU2069311A
Other languages
Russian (ru)
Inventor
Дмитрий Петрович Орнатский
Евгений Петрович Орнатский
Original Assignee
Киевский Ордена Ленина Политехническийинститут Им.50-Летия Великой Октябрь-Ской Социалистической Революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехническийинститут Им.50-Летия Великой Октябрь-Ской Социалистической Революции filed Critical Киевский Ордена Ленина Политехническийинститут Им.50-Летия Великой Октябрь-Ской Социалистической Революции
Priority to SU2069311A priority Critical patent/SU508939A1/en
Application granted granted Critical
Publication of SU508939A1 publication Critical patent/SU508939A1/en

Links

Landscapes

  • Pulse Circuits (AREA)

Claims (2)

дул тор 2, элемент пам ти 3, управл емый генератор 4, делитель частоты 5, триггер 6. со счетным входом, триггер 7, усилитель 8 интегрирующий , блок коррекции 9, триггеры 10 и 11 с раздельными входами, элементы совнадени  12 и 13, лини  задержки 14, источник опорного напр жени  15, инвертор 16, ключи 17 и 18, клемма источника входных сигналов 19 и выходна  клемма 20. Умножитель частоты работает следуюш.им образом. Входные сигналы запускают преобразователь 1, генерирующий линейно-измен ющеес  напр жение, крутизна которого ступенчато измен етс  в момент прихода импульсов обратной св зи, снимаемых с триггера 6. В конце каждого периода входного сигнала осуществл етс  запоминание мгновенного значени  линейно-измен ющегос  напр жени  на элементе пам ти 3 через импульсный модул тор 2. Напр же::ие с элемента пам ти 3 поступает на вход управл емого генератора 4, на выходе которого уже после первого периода входного сигнала устанавливаетс  частота, лежаща  в пределах полосы захвата замкнутой системы (что достигаетс  путем соответствующего подбора начальной крутизны преобразовател  1). Одновременно с захватом по частоте будет идти процесс установлени  на 180° сдвига между импульсами, поступающими на триггер 7. Захват и удержание этого сдвига достигаетс  благодар  автоматической коррекции крутизны преоб разовател  1. Возможны три случа  коррекции. I. Если выходной импульс, снимаемый с инверсного выхода триггера 6, сост етствующий по времени середине периода следовани  (в установившемс  режиме) импульсов обратной св зи, по вилс  перед очередным (после импульса обратной св зи) входным импульсом и, пройд  через открытый элемент совпадени  13, переведет триггер 11 в состо ние, обеспечивающее открытие ключа 18. Возврат триггера И в исходное состо ние осуществит очередной входной импульс. Таким образом, в течение некоторого времени А/ь будет открыт ключ 18 и на выходе усилител  8 по витс  напр жение, обеспечивающее такое увеличение крутизны нреобразовател  1, при котором фазовый сдвиг между импульсами, поступающими на триггер 7, будет равен 180°. II. Если выходной импульс запаздывает относительно очередного входного импульса, последний через открытый элемент совпадени  12 переведет триггер 10 в состо ние, обеснечивающее открытие ключа 17. Возврат трнггера 10 в исходное состо ние осуществл етс  этим выходным импульсом. Таким образом, на вход усилител  8 в течении некоторого времени Аг2 будет поступать напр жение противоположной пол рности, обеспечива  требуемое уменьшение крутизны преобразовател  1. III. Если имеет место совпадение импульсов на входах триггеров 11 или 10, то их состо ние не изменитс , ключи 17 и 18 будут закрыты и усилитель 8 будет сохран ть напр жение , обеспечивающее требуемую крутизну преобразовател  1. Лини  задержки 14 необходима дл  того, чтобы входной сигнал во врем  срыва им триггера 11 не попал на единичный вход триггера 10 через элемент совпадени  12. Формула изобретени  1. Умножитель частоты следовани  импульсов , содержащий преобразователь периода в напр жение, выход которого через импульсныи модул тор и элемент пам ти соединен со входом управл емого генератора, делитель частоты, вход которого подключен к выходу управл емого генератора, триггер, выход которого нодключен к первому управл ющему входу преобразовател  периода в нанр жение, а один из входов триггера и входы синхронизации преобразовател  периода в напр жение и импульсного модул тора подключены к клемме источника входных сигналов, усилитель , выход которого соединен со вторым управл ющим входом преобразовател  периода в напр жение, отличающийс  тем, что, с целью увеличени  быстродействи , в него введены триггер со счетным входом и блок коррекции, причем вход триггера со счетным входом подключен к выходу делител  частоты , первый выход - ко второму входу триггера , а второй выход - к первому входу блока коррекции, второй и третий входы которого соединены с клеммой источника входных сигналов и выходом триггера, а выход - со входом усилител . a puller 2, a memory element 3, a controlled oscillator 4, a frequency divider 5, a trigger 6. with a counting input, a trigger 7, an amplifier 8 integrating, a correction unit 9, triggers 10 and 11 with separate inputs, elements of a joint 12 and 13, delay line 14, voltage source 15, inverter 16, keys 17 and 18, input source terminal 19, and output terminal 20. The frequency multiplier works as follows. The input signals trigger the converter 1, which generates a linearly varying voltage, the slope of which changes stepwise at the time of arrival of feedback pulses taken from the trigger 6. At the end of each period of the input signal, the instantaneous value of the linearly varying voltage is stored. the memory element 3 through the pulse modulator 2. Then, from memory element 3, it is fed to the input of the controlled generator 4, the output of which, after the first period of the input signal, is set to the frequency driving within the capture band of a closed system (which is achieved by appropriate selection of the initial slope of the converter 1). Simultaneously with the capture in frequency, the process of establishing a 180 ° shift between the pulses arriving at trigger 7 will go. The capture and retention of this shift is achieved due to automatic correction of the slope of converter 1. Three cases of correction are possible. I. If the output impulse taken from the inverted output of the trigger 6, which is in time the middle of the following period (in the steady state) feedback pulses, wils before the next (after the feedback impulse) input pulse and 13, will transfer the trigger 11 to the state providing opening of the key 18. Returning the trigger AND to the initial state will execute the next input pulse. Thus, for some time, A / b will open the key 18 and, at the output of the amplifier 8, a voltage will be applied to ensure such an increase in the steepness of the converter 1, at which the phase shift between the pulses supplied to the trigger 7 will be 180 °. Ii. If the output impulse is delayed relative to the next input impulse, the last one through the open element 12 matches the trigger 10 to the state that prevents opening the key 17. The resetting of the tringer 10 to its initial state is performed by this output impulse. Thus, the input of the amplifier 8 for some time Ar2 will receive a voltage of opposite polarity, providing the required reduction in the slope of the converter 1. III. If there is a coincidence of the pulses at the inputs of the flip-flops 11 or 10, then their state will not change, the keys 17 and 18 will be closed and the amplifier 8 will maintain the voltage ensuring the required slope of the converter 1. The delay line 14 is necessary so that the input signal during the breakdown of the trigger 11, it did not hit the single input of the trigger 10 through the coincidence element 12. Claim 1: A pulse frequency multiplier containing a period to voltage converter whose output through the pulse modulator and the memory element and connected to the input of the controlled oscillator, a frequency divider, whose input is connected to the output of the controlled oscillator, a trigger, whose output is connected to the first control input of the period to voltage converter, and one of the trigger inputs and clock inputs of the period to voltage converter and a pulse modulator is connected to an input source terminal, an amplifier whose output is connected to a second control input of a period to voltage converter, characterized in that, in order to increase the speed entered a trigger with a counting input and a correction unit, the trigger input with a counting input connected to the output of the frequency divider, the first output to the second input of the trigger, and the second output to the first input of the correction unit, the second and third inputs of which are connected to the input source terminal and the trigger output, and the output - with the input of the amplifier. 2. Умножитель частоты следовани  импульсов но п. 1, о т л и ч а ю щ и и с   тем, что блок коррекции содержит два триггера с раздельными входами, элементы совпадени , линию задержки, инвертор, источник опорного напр жени  и два ключа, при этом вход первого ключа через инвертор, а второго непосредственно соединены с выходом источника опорного напр жени , управл ющие входы обоих - с выходами триггеров с раздельными входами, а выходы - со входом усилител , причем нулевые входы первого и второго триггеров с раздельными входами соединены соответственно с выходом триггера со счетным входом и с клеммой источника входных сигналов , а их единичные входы - с выходами элементов совпадени , первый вход первого из которых подключен к клемме источника входных сигналов, второй вход - через линию задержки ко второму выходу второго триггера с раздельными входами, первый вход второго элемента совпадени  - к выходу триггера со счетным входом, а второй вход - к выходу упом нутого триггера.2. A multiplier of the pulse repetition frequency, but p. 1, of which is that the correction unit contains two flip-flops with separate inputs, coincidence elements, a delay line, an inverter, a source of reference voltage and two keys, the input of the first key is through the inverter, and the second is directly connected to the output of the voltage source, the control inputs of both are with the trigger outputs with separate inputs, and the outputs are with the amplifier input, and the zero inputs of the first and second triggers with separate inputs are connected respectively With the trigger output with a counting input and with the input source terminal, and their single inputs with the outputs of the matching elements, the first input of the first of which is connected to the input source terminal, the second input through a delay line to the second output of the second trigger with separate inputs , the first input of the second element coincides with the output of the trigger with the counting input, and the second input with the output of the above trigger. вх.1Э 0input 1E 0 Вых. 20 Out 20
SU2069311A 1974-10-15 1974-10-15 Pulse rate multiplier SU508939A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2069311A SU508939A1 (en) 1974-10-15 1974-10-15 Pulse rate multiplier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2069311A SU508939A1 (en) 1974-10-15 1974-10-15 Pulse rate multiplier

Publications (1)

Publication Number Publication Date
SU508939A1 true SU508939A1 (en) 1976-03-30

Family

ID=20598962

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2069311A SU508939A1 (en) 1974-10-15 1974-10-15 Pulse rate multiplier

Country Status (1)

Country Link
SU (1) SU508939A1 (en)

Similar Documents

Publication Publication Date Title
GB1219538A (en) Frequency synthesizer
US4035663A (en) Two phase clock synchronizing method and apparatus
SU508939A1 (en) Pulse rate multiplier
SU568151A1 (en) Digital filter
SU1046922A1 (en) Frequency standard
SU1354386A2 (en) Digital frequency multiplier with variable multiplication ratio
SU381076A1 (en) DEVICE FOR FORMING IL / RULES
SU660290A1 (en) Arrangement for synchronizing pulse trains
SU586400A1 (en) Arrangement for discrete control of generator phase
SU684503A1 (en) Meter of time intervals between pulse signals
SU744622A1 (en) Device for determining pulse train repetition frequency deviation from the predetermined frequency
SU513484A2 (en) Adjustable Delay Video Pulses
SU497718A1 (en) Device for generating pseudo-random signals of complex structure
SU1029403A1 (en) Multichannel pulse generator
SU738131A1 (en) Single pulse shaping arrangement
SU1173554A2 (en) Controllable frequency divider
SU434591A1 (en) DEVICE FOR CONVERSION OF DIFFERENCE FREQUENCIES TO DC SIGNAL
SU518863A1 (en) Pulse delay device
SU1034160A1 (en) Square-wave train generator
SU765852A1 (en) Device for receiving telemechanics information thriugh pipeline communication channel
SU409145A1 (en) FREQUENCY DEFAULT INDICATOR
SU363207A1 (en)
SU1239860A1 (en) Device for automatic controlling of generator frequency
SU466500A1 (en) Random number generator
SU585513A1 (en) Pseudorandom pulse train generator