SU507945A1 - Multistable recalculation scheme - Google Patents

Multistable recalculation scheme

Info

Publication number
SU507945A1
SU507945A1 SU2072344A SU2072344A SU507945A1 SU 507945 A1 SU507945 A1 SU 507945A1 SU 2072344 A SU2072344 A SU 2072344A SU 2072344 A SU2072344 A SU 2072344A SU 507945 A1 SU507945 A1 SU 507945A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
multistable
output
trigger
inputs
Prior art date
Application number
SU2072344A
Other languages
Russian (ru)
Inventor
Владимир Иванович Горячев
Борис Мансурович Мансуров
Original Assignee
Предприятие П/Я Х-5885
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Х-5885 filed Critical Предприятие П/Я Х-5885
Priority to SU2072344A priority Critical patent/SU507945A1/en
Application granted granted Critical
Publication of SU507945A1 publication Critical patent/SU507945A1/en

Links

Landscapes

  • Electronic Switches (AREA)

Description

(54) МНОГОСТАБИЛЬНАЯ ПЕРЕСЧЕТНАЯ СХЕААА(54) MULTISTABLE RECORDING SKhEAAA

Изобретение относитс  к вычислительно технике и может быть использовано в различных устройствах дискретного действи . Известна к/гногостабильна  пересчетна  схема, содержаща  многостабильный триггер на элементах И-НЕ, элементы И-ИЛИпо числу элементов И-НЕ многостабильного триггера и вентили управлени , выход t -того из последних подключен ко входу L -того элемента И-НЕ многостабильного триггера, а первые входы всех винтелей управлени  объединены. Однако на основе известной многостабип ной пересчетной схемы невозможно построе мне однофазных многостабильных пересчет- ных схем без дополнительных элементов. Целью изобретени   вл етс  упрощение схемы. С этой целью первые входы трех эпемен тов И 1-того элемента И-ИЛИ-НЕ объединены и подключены к выходу i-того вентил  управлени , а выходf-того элемента И-ИЛИ11одключен ко вторым входам одного из элементов И (i + 1) -го и одного из эле ме тов И (I + 2)-го элементов И-ИЛИ-ИН и ко второму входу i-того вентил  управлени , а выход L-того элемента И-HFi многосга- бильного триггера соединен со вторым входом третьего элемента И t-того элемента И-ИЛИ-НЕ. На чертеже представлена электрическа  структурна  схема многостабильной пересчетной схемы. Схема содержит вентили управлени  1-5; :многостабильный триггер 6 на элементах |И-НЕ- 7-11, элементы И-ИЛИ-ПЕ 12-16, счетный вход 17. Устройство работает спедуюишм образом, При отсутствии входного снгнача, посту;пающего на счетный вход 17,.на выходах вентилей управлени  1-5 уровни логических 1 и многостабильный триггер в находитс  в одном из 5 состо ний: OOIJ. 1, 10011, 11001, 11100, OHIO, Пусть многостабильный триггер 6 находитс  в первом состо нии - 00111, При этом на выходах элементов И-ИЛИ-НЕ 13- 16 будут уровни О, а на выходе эломента И-ИЛИ-НЕ 12 - уровень , В рьзулThe invention relates to computing technology and can be used in various discrete devices. Known to / gnostabilny recalculation scheme containing a multistable trigger on the elements AND-NOT, elements AND-OR the number of elements AND-NOT multistable trigger and control valves, the output of the t -this last connected to the input of the L -th element AND-NOT a multistable trigger, and the first inputs of all control screws are combined. However, on the basis of the known multistage recalculation scheme, it is impossible to construct single-phase multistable recalculation schemes for me without additional elements. The aim of the invention is to simplify the scheme. To this end, the first inputs of the three epementes AND 1 of the AND-OR-NOT element are combined and connected to the output of the i-th control valve, and the output of the f-element of AND-OR11 is connected to the second inputs of one of the AND (i + 1) elements And one of the elements of the AND (I + 2) -th element AND-OR-IN and to the second input of the i-th control valve, and the output of the L-th element AND-HFi of the multi-coherent trigger is connected to the second input of the third element And the t-th element AND-OR-NOT. The drawing shows an electrical structure of a multistable scaling circuit. The circuit contains control valves 1-5; : multistable trigger 6 on elements | AND-NOT-7-11, elements AND-OR-PE 12-16, counting input 17. The device works in a very efficient manner, In the absence of an input signal, a post; control gates 1-5 are logical 1 levels and a multistable trigger in is in one of 5 states: OOIJ. 1, 10011, 11001, 11100, OHIO. Let the multistable trigger 6 be in the first state - 00111. At the same time, at the outputs of the AND-OR-NOT 13-16 elements there will be O levels, and at the output of the AND-OR-HE element 12 level, draw

тате только вентиль управлени  1 подготовлен к включению, посколько на одном из двух его входов присутствует логическа  1 с выхода элемента И-ИЛИ-НЕ 12.In this case, only control valve 1 is prepared for switching on, since logical one from the output of the AND-OR-HE 12 element is present at one of its two inputs.

При поступлении входного сигнала на выходе вентил  управлени  1 формируетс  О и многостабильный триггер 6 переходит в следующее состо ние 1ОО11. При этом состо ни  элементов 14-ИЛИ-НЕ 12-16 не измен ютс , так как уровень О с выхода вентил  управлени  1 удерживает в состойнии 1 элемент И-ИЛИ-НЕ 12, а св зь с выхода элемента И-ИЛИ-НЕ 12 на входы эпементов И-ИЛИ-НЕ 13 и 14 обеспечивает сохранение уровн  О на этих эле- ментах. По окончании входного сигнала на выходе вентил  управлени  1 формируете . уровень I, а на выходе элемента И-ИЛИ- 112 - уровень О. В результате на выходах элементов И-ИЛИ-НЕ 12-16 устанав ливаётс  очередной код - ОЮОО. К приходу следующего входного сигнала к включению подготовлен вентиль управлени  2. В результате с пос.туплением входного сиг- нала многостабильный триггер 6 переходит в состо ние 11001, а по его окончании на выходах элементов И-ИЛИ-НЕ 12-16 формируетс  третье состо ние 00100 и т.д. В качестве многостабильного триггераWhen the input signal arrives at the output of the control valve 1, O is formed and the multistable trigger 6 enters the next state 1OO11. In this case, the states of the elements 14-OR-NO 12-16 do not change, since the level O from the output of the control valve 1 keeps in stable 1 the AND-OR-NOT 12 element, and the connection from the output of the AND-OR-NOT 12 element to the inputs of the AND-OR-HE elements 13 and 14 ensures the preservation of the level O on these elements. At the end of the input signal at the output of the control valve 1 form. Level I, and at the output of the AND-OR-112 element - Level O. As a result, at the outputs of the AND-OR-NOT elements 12–16, the next code, OLSE, is set. Control valve 2 is prepared for the arrival of the next input signal. As a result, with the input signal dimming, the multistable trigger 6 goes to state 11001, and at the end of it the third state is formed at the outputs of the AND-OR-HE elements 12-16 00100 etc. As a multistable trigger

:возможно применение и однофазных многостабильных триггеров одновходового управпени . В этом случае в схеме будут использоватьс  наиболее простые элементы : И-ИЛИ-НЕ,- а именно элементы 2И-2ИЛИ-. НЕ.: it is possible to use single-phase multistable triggers of one-time control. In this case, the simplest elements will be used in the scheme: AND-OR-NOT, namely, elements 2И-2ИЛИ-. NOT.

Claims (1)

Формула изобретени Invention Formula Многостабильна  пересчетна  схема, содержаща  шогостабильный триггер на элеметах ,, элементы И-ИЛН-НЕ по-чисйу элементов И-НЕ многостабипьного триггера и вентили управлени , выход i -того из последних подключен ко входу I -огого элемента И-НЕ Многостабильного триггера, а первые входы всех вентилей управлени  объедине, отличающа с  тем, что,с цепью .упрощени  схемы,первые входы трех элементов И1 -того элемента И-ИЛИ-НЁ объединены и подключены к выходу i -того вентил  управлени , выход 1 -того элемента И-ИЛИ-НЕ подключен ко вторым входам одного из элементов И (v + 1)-го и одного из элементов И (I + 2)-го эпементов И-ИЛИ-НЕ и ко второму входу t. -того вентил  управлени , а выход t -того элемента И-biE многостабильного триггера соединен со вторым . входом третьего элемента Иi-того элемента И-ИЛИ-НЕ.Multistable recalculation circuit containing a shog-stable trigger on elements, I-ILN-NOT elements in terms of AND-NOT elements of a multistable trigger and control gates, the output of the i -th of the latter is connected to the input of the I -th element of the NAND multistable trigger, and The first inputs of all control valves are combined, characterized in that, with a circuit for simplifying the circuit, the first inputs of the three elements of the I1 -th element AND-OR-H are combined and connected to the output of the i -th control valve, the output of the 1st -th element AND- OR NOT connected to the second inputs of one of the elements AND (v + 1) -th and one of the elements AND (I + 2) -th of the AND-OR-NOT epimets and to the second input t. control valve, and the output of the t-th element of the AND-biE multistable trigger is connected to the second. the input of the third element II-that element AND-OR-NOT. У:At: t2t2 ЩU «a“A
SU2072344A 1974-11-01 1974-11-01 Multistable recalculation scheme SU507945A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2072344A SU507945A1 (en) 1974-11-01 1974-11-01 Multistable recalculation scheme

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2072344A SU507945A1 (en) 1974-11-01 1974-11-01 Multistable recalculation scheme

Publications (1)

Publication Number Publication Date
SU507945A1 true SU507945A1 (en) 1976-03-25

Family

ID=20599894

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2072344A SU507945A1 (en) 1974-11-01 1974-11-01 Multistable recalculation scheme

Country Status (1)

Country Link
SU (1) SU507945A1 (en)

Similar Documents

Publication Publication Date Title
JPS631779B2 (en)
SU507945A1 (en) Multistable recalculation scheme
GB1088193A (en) Electronic counter
SU530460A1 (en) Half count ring
SU733108A1 (en) Multistable m-module translator
SU515161A1 (en) Multistable trigger
SU409386A1 (en) DECIMAL COUNTER
SU1061264A1 (en) Counter
SU1298910A1 (en) Frequency divider with variable countdown
SU890393A1 (en) Modulo three adder
SU1443172A1 (en) Variable-countdown frequency divider
SU507944A1 (en) Pulse counting counter
SU553749A1 (en) Scaling device
SU580648A1 (en) Reversible pulse counter
SU447848A1 (en) Reversible decimal meter
SU754405A1 (en) Decimal -to-binary code converter
SU1298732A1 (en) Information input device
SU1372320A1 (en) Counter-type adder by modulus p
SU543958A1 (en) Simulator for digital differential analyzer
SU961158A1 (en) Any-base multistable scaling circuit
SU482880A1 (en) Pulse Length Converter
SU415642A1 (en)
SU123568A1 (en) The decimal reversive counter on plane semiconductor triodes
SU371830A1 (en) Device for setting the program of ratios of selected components
SU840850A1 (en) Pneumatic pulse counter