Claims (2)
ходит половину емкости счетчика 7. В результате этого фаза выходного импульса может изменитьс на (опрокидывание фазы), что приведет к аварийному режиму . При поступлении импульсов частоты задани . на вход схемы синхронизации 4 последн осуществл ет запоминание их с последующим вводом синхронно с тактовой частотой f на второй счетный вход счетчика 7. Этим достигаетс защита схемы от сбоев и потери информации. Следовательно, помимо тактовой частоты F.,счетчик 7 заполн етс импульсами частоты задани f ,что приводит кv уменьшению времени заполнени счетчика , 7, т. е. к уменьшению угла управлени cL (и , -на фиг, 2), что в свою очередь вызывает по вление напр жени на выходе тиристорного, преобразовател . Это напр жение , воздейству на объект управлени ,вызывает его функционирование. Одновременно вькодное напр жение тиристорного преобразовател поступает на преобразователь напр жени -частота -10. Импульсы частоты обратной св зи f через схему синхронизации 5 синхронно с импульсами тактовой частоты р поступают на схему вычитани 6, котора обеспечивает получение непрерывной разности между количеством импульсов частоты обратной св зи . Следовательно, в этом режиме счетчик 7, помимо частоты задани f J , заполн етс разностью частот,( ) эквивалентно подаче на счетчик тактовой частоты F и разности частоты задани f, и частоты обратной св зи .СОР , что приводит к увеличению времени заполнени счетчика, т. е, к увеличению утла направлени с При достижении равенства f fjпереходный процесс заканчиваетс , т, е. в сче . тчике 7 записываетс и вычитаетс одинаковое количество импульсов. В установившемс режиме угол управлени определ етс количеством импуш: сов N , записанных в счетчике 7 до момента равенства частот f J и fgj. . Применение схемы вычитани 6 импульсов частоты fpjj из тактовой частоты Р позвол ет увеличить быстродействие схемы, особенно при работе с низкими частотами задани , а также применить счетчик 7, что значительно упрощает схему. В процессе работы возможен режим больших или длительных рассогласований в системе регулировани , т.е. разность между количеством имульсов задани и обратной св зи в единицу времени превос- Дл предотвращени этого служит схема защиты 9, котора содержит аналого вую схему задержки импульсов, нуль-органа 8 на величины, соотвествующие максимальному Л j и минимальному O-ji jiu. допустимым углам управлени , и непосре ственно схему защиты, котора работает следующим образом. При изменении угла управлени в пределахЛ л. .«Ж „ схем г VIH - - гДАкС-. защиты пропускает импульсы переполнени счетчика в схему распределени и формировани импульсов управлени 11. При выходе импульсов переполнени из указанного интервала схема зашиты 9 бло кирует выход счетчика 7, одновременно выдава импульсы огра1гичени СИ- или (Л. (в зависимости от знака рассогласовани ) до тех , пока импульс переполнени счетчика 7 снова не войдет в задан ный интервал. При работе преобразовател на нагрузку с различным характером общего сопротивлени угол управлени ci , при кото ром выходное напр жение преобразовател нулю, может иметь различные значени . Дл установки этого угла (в случае , если он не равен 90°)служит схема коррекции 3 угла управлени и установки нул преобразсжател котора осуществл е подачу пачки импульсов, соответствующих необходимому изменению угла управлени в устройство управлени . Дл уменьш&- ни угла управлени Л- пачка импульсов синхронно с F, полаетс на счетный вход счетчика 7, дл увеличени - синхро но с FJ на схему вычитани 6. При работе преобразовател на активную нагрузку угол d-Q - 18О° устанавливаетс сн тием записи единицы в старшем разр де счетчика 7. Аналогично осуществл етс коррекци угла управлени в процессе работы. 5 6 . 6 Формула изобретени 1. Цифровое устройство управлени тиристорным преобразователем, содержащее генератор тактовых импульсов, соединенный через схему запуска со входом счетчика , выход которого соединен с управл ющим электродом тиристора, нуль-орган, соединенный со схемой запуска, о т л и- чающеес тем, что, с целью повышени точности управлени и обеспечени автономного режима работы, в устройство введены преобразователь напр жение-частота , Две схемы синхронизации, схема вы- читани , причем первый выход схемы запуска соединен с одним из входов первой схем1 1 синхронизации непосредственно и с первым входом счетчика через схему вычитани , второй выход схемы запуска соединен со вторым входом счетчика через вторую схему синхронизации, а выход преобразовате л напр жение-частота соединен со вторым входом первой схемы синхрош1зации, выход которой соединен со вторым входом схемы вычитани . It goes half the capacity of the counter 7. As a result, the phase of the output pulse can change to (phase reversal), which will lead to emergency mode. Upon receipt of the frequency of the task. to the input of the synchronization circuit 4, the latter stores them and then enters synchronously with the clock frequency f to the second counting input of the counter 7. This achieves protection of the circuit against failures and loss of information. Consequently, in addition to the clock frequency F., the counter 7 is filled with the frequency pulses of the reference f, which leads to a decrease in the counter filling time, 7, i.e., the control angle cL decreases (and, - fig 2), which in turn causes voltage at the output of the thyristor, converter. This voltage, acting on the control object, causes its functioning. At the same time, the code voltage of the thyristor converter is fed to the voltage converter -frequency -10. The feedback frequency pulses f through synchronization circuit 5 synchronously with the clock pulses p are fed to subtraction circuit 6, which provides a continuous difference between the number of feedback frequency pulses. Consequently, in this mode, the counter 7, besides the setpoint frequency f J, is filled with a frequency difference, () is equivalent to applying the clock frequency F and the difference of the setpoint frequency f, and the feedback frequency to the counter. СОР, which leads to an increase in the filling time of the counter, i.e., to an increase in the number of directions with. When equality f fj is reached, the transition process ends, that is, in the account. Match 7 records and subtracts the same number of pulses. In the steady state, the control angle is determined by the number of impulses: ow N, recorded in counter 7 until the frequencies f J and f gj are equal. . The use of a circuit for subtracting 6 pulses of frequency fpjj from a clock frequency P allows one to increase the speed of the circuit, especially when working with low reference frequencies, and also to apply counter 7, which greatly simplifies the circuit. In the course of operation, a mode of large or long mismatch in the control system is possible, i.e. The difference between the number of setpoint and feedback pulses per unit time is exceeded. To prevent this, a protection circuit 9 is used, which contains an analog pulse delay circuit, a zero-body 8 by values corresponding to the maximum Lj and the minimum O-ji jiu. permissible control angles, and an immediate protection circuit that operates as follows. When you change the angle of control within the l. . "F" schemes g VIH - - GDAKS. the protection passes the overflow pulses of the counter into the distribution circuit and the formation of control pulses 11. When the overflow pulses leave the specified interval, the protection circuit 9 blocks the output of counter 7, simultaneously emitting pulses of CI or (L. depending on the mismatch sign) to until the pulse of the overflow of the counter 7 again enters the specified interval. When the converter operates on a load with a different nature of total resistance, the control angle ci, at which the output voltage of the converter Zero can have different values. For setting this angle (if it is not equal to 90 °), a correction circuit of 3 steering angles serves and setting a zero converter which supplied a burst of pulses corresponding to the required change of the steering angle to the control unit. - neither the control angle L - the pulse packet synchronously with F, goes to the counting input of the counter 7, to increase - synchronously with FJ to the subtraction circuit 6. When the converter is working on the active load, the angle dQ - 18О ° is set by removing the record one The probes are in the highest bit of the counter 7. Similarly, the control angle is corrected during operation. 5 6. 6 claims 1. A digital thyristor converter control device comprising a clock pulse generator, connected via a trigger circuit to a counter input, the output of which is connected to a thyristor control electrode, is a null organ connected to the trigger circuit, which is that, in order to improve the control accuracy and to provide for autonomous operation, a voltage-frequency converter, two synchronization circuits, an extractor circuit, the first output of the trigger circuit is connected to one from the inputs of the first synchronization circuit1 1 directly and with the first input of the counter through the subtraction circuit, the second output of the startup circuit is connected to the second input of the counter via the second synchronization circuit, and the output of the voltage-frequency converter is connected to the second input of the first synchronization circuit, the output of which is connected to the second input of the subtraction circuit.
2. Устройство по п. 1, о т л и ч а юш е е с тем, что, с целью обеспечени установки и коррекции угла управлени и защиты устройства от опрокидывани фазы, устройство содержит схему коррекции и установки угла управлени , входы которой соединены с выходами генератора тактовых импульсов, а первый и второй выходы соответственно - с третьим входом счетчика и с третьим входом схемы вычитани , и схему защиты, два входа которой соединены соответственно с выходом нуль-органа и выхсидом счетчика, а выходы - через схему распределеии и формировани импульсов управлени соединены с упр шл юшим электродом тиристора.2. The device according to claim 1, wherein, in order to provide installation and correction of the control angle and protect the device from phase reversal, the device contains a correction circuit and control angle settings, the inputs of which are connected to clock outputs, and the first and second outputs, respectively, with the third input of the counter and the third input of the subtraction circuit, and the protection circuit, two inputs of which are connected respectively to the zero-body output and the output of the counter, and outputs via the distribution circuit and the imp lsov connected to the control exercise SHL yushim electrode of the thyristor.
9иг19g1
/f О/ f o
Фиг. гFIG. g