SU501482A1

SU501482A1 - Logical element and / or / and-or-not

Info

Publication number: SU501482A1
Application number: SU1977224A
Authority: SU
Inventors: Юрий Константинович Кушнер; Владимир Георгиевич Немудров; Геннадий Георгиевич Казеинов
Original assignee: Предприятие П/Я А-3162
Priority date: 1973-12-17
Filing date: 1973-12-17
Publication date: 1976-01-30

Description

1one

Изобретение относитс к импульсной технике .The invention relates to a pulse technique.

Известен логический элемент «И--ИЛИ/И- ИЛИ-НЕ, содержащий переключатели тока, которые образуют две логические ступени, причем инверсные выходы переключателей тока первой ступени подключены к базам входных транзисторов переключател тока второй ступени.A logical element “AND-OR / AND-OR-NOT” contains current switches, which form two logical stages, with the inverse outputs of the first-stage current switches connected to the bases of the input transistors of the second-stage switch.

Цель изобретени - уменьшение величины управл ющего сигнала и получение возможности управл ть величиной запаса помехоус1СТОЙЧИВОСТИ .The purpose of the invention is to reduce the magnitude of the control signal and to make it possible to control the magnitude of the noise margin of STABILITY.

Дл этого в предлагаемом логическом элементе пр мые выходы переключателей тока первой ступени подключены к базе опорного транзистора переключател тока второй ступени , а коллекторные резисторы ибазы опорных транзисторов переключателей тока первой ступени подключены через дополнительный резистор к шине питани .For this, in the proposed logic element, the direct outputs of the current switches of the first stage are connected to the base of the reference transistor of the current switches of the second stage, and the collector resistors and bases of the reference transistors of the switches of the first stage current are connected via an additional resistor to the power bus.

На чертеже приведена схема предлагаемого логического элемента.The drawing shows a diagram of the proposed logical element.

Перва логическа ступень «И состоит из т дифференциальных усилителей на п входов (транзисторы , 1(7г+:)т). Базовьш входы опорных транзисторов 1(7г+)1 - l(7i+l)m ДИфференциальных усилителей подключены к общему резистору 2, объедин ющему коллекторные цепи транзисторов, что устран ет необходимость использовани специального оцорного источника. При этом мен етс величина логического перепада напр жени , и опорное напр жение всегда устанавливаетс в середине между его уровн ми.The first logical stage “And consists of t differential amplifiers for n inputs (transistors, 1 (7g + :) t). The basic inputs of the reference transistors 1 (7g +) 1 - l (7i + l) m of the Differential Amplifiers are connected to a common resistor 2 connecting the collector circuits of the transistors, which eliminates the need to use a special sore source. In this case, the magnitude of the logical voltage drop changes, and the reference voltage is always placed in the middle between its levels.

При количестве входов , чтобы выравн ть запасы помехоустойчивости по уровн м «О и «1, опорное напр жение можно сместить в положительную сторону.With the number of inputs, in order to equalize the noise immunity margins at the levels "O and" 1, the reference voltage can be shifted to the positive side.

Втора логическа ступень «ИЛИ состоит из переключател тока (ПТ) на т входов. Рассматрива изменение направлени тока в эмиттерной точке ПТ в зависимости от кодов, поступающих на входы логического элемента, можно заметить, что со стороны входных транзисторов ПТ выполн етс логическа функци (Au + .-.+Anl) (Aim + --- + Anm),The second logical stage "OR consists of a current switch (PT) to tons of inputs. Considering the change in direction of the current at the emitter point of the PT, depending on the codes arriving at the inputs of the logic element, it can be noted that the logic function (Au + .-. + Anl) (Aim + --- + Anm) is performed on the input transistor PT. ,

со стороны опорного транзистора - (АпХ..-ХЛп1+...+ (А1тХ-ХЛпт). Таким образом , осуществл етс парафазное управление схемой ПТ, что равносильно обычному однофазному управлению, но с удвоенной величиной логического сигнала.on the side of the reference transistor - (APX ..- HLp1 + ... + (A1TX-HLpt). Thus, a paraphase control of the PT circuit is carried out, which is equivalent to the usual single-phase control, but with a double value of the logic signal.

Устройство работает следующим образом.The device works as follows.

В исходном состо нии на все входы ПТ первой ступени поданы сигналы логического «О. При этом их входные транзисторы открыты , и на инверсных выходах образуютс отрицательные напр жени , опорные транзисторы закрыты, и на пр мом объединенномIn the initial state, all inputs of the PT of the first stage were given logical signals "O. At the same time, their input transistors are open, and negative voltages are formed on the inverse outputs, the reference transistors are closed, and on the forward combined