Claims (1)
Изобретение относитс к области запо , минающих устройств (ЗУ). Известны ассойиативные запоминающие Зстройства (АЗУ), содержащие адресные запоминающие модули, разр дные шины которых подключены К входам соответствую- щих детекторов, и блоки дешифраторов, f отброса , входы которых подсоединены к выхо дам соответствующих блоков регистра опро са.. .. . , Однако в известных ассоциативных ЗУ с увеличением емкости адресных заполшнающих модулей резко падает эффективность их использовани . Цель изобретени - повышение эффективной емкости устройства. Дл этого устройство содержит блоки сумматоров по модулю два по количеству блоков дешифраторов, первые входы которых подключены к выхода соответствующих дещифраторов опроса, выходы каждого предыдущего блока сумматоров подсоединены к вторым входам последующего блока сумматоров, а выходы послед него блока сумматоров св заны с соответст . вующими адресными шинами адресных эапо- минающих модулей.. На фиг, 1 приведена блок схема устройст ва; на фиг, 2 - модифихифованна блок-схема с использованием долговременных запоминающих модулей. Устройство состоит из адресных aanoMifнающих модулей 1, разр дные шины 2 которых подключены к входам соответствую .щих детекторов 3, и блоков 4 дещифраторов 5 опроса, входы которых подсоединены к выходам соответству1ощих блоков 6 региср ра 7 опроса. Кроме того, устройство содержит блоки 8 сумматоров по модулю два по количеству блоков 4, Первые входы 9 блоков 8 подключены квыходам соответств то щих дешифраторов 5, выходы каждого пре- . дыдущего блока 8 подсоединены к вто .рым входам 10 последующего блока.8, а выходы последнего блока сумматоров CBJJ заны с соответствующими адресными щинами 11 модулей. 1. Работа устройства осуществл етс сле ДУ5ОЩИЛ1 образом. При записи произвольный код,, поступающий на регистр 7 опроса, преобразуетс дешифраторами 5 и блоками 8 сумматоров в код с равным числом едиличных и нулевых выходов блоков сумматоров (частный случай кода с равным весом ). Выходы последнего блока 8 возбуждают ровно половину адресных шин 11 модулей 1, В соответствующие моменты на разр дной шине 2, св занной с выбранным детектором 3| последовательно записываетс , например код нул а в остальные моменты на этой шине предварительно записываетс , например, код единицы . Аналогично производ тс запись в чейки, св занные с другими детекторами. При считывании од опроса с регистра 7 преобразуетс соответствующими дешифраторами 5 и блоками 8 сумматоров в код с равным весом. Возбулшаютс одновременно все адресные шины 11, соединегшые с сумматоп рами последней части, выходы которых соот- ветствуют коду едшшЦЬ, и.производитс иараллеиьный.-опроо всех 1у1одулей 1. Соот ношение сигнал - помеха выбираетс так, что N /2 сигналов нул воспринимаютс детектором как нулевой сигнал, т. е. сиг« нал совпадени ( N число адресных шин .модул ). В той чейке АЗУ, где произойдет полное совпадение, сигналы на соответствуюшего детектора будут нулевые, Во всех остальных чейках на .входах детекторов будет ОД1Ш или несколько единичных сигналов, что приводит к покозлению на выхо дах этих детекторов единичных сигналов, т. е. сигналов несовпадени . В остальном работа устройства аналогична работе извести вых ассоциативных ЗУ.. Изобретение вл етс схемной реализацией частного случа раачичимых кодов с равным весом. Эффективность использовани оборудовани АЗУ может быть повышена за счет применени в качестве преобразователей долговременных запоминающих модулей, ко торые позвол ют реализовать любой, даже неразличимый, код с равным весом. С этой целью к выходам дешифраторов 5 опроса могут быть присоедшены адресные шины 12 долговременных запоминающих модулей 13, разр дные шины которых соединены с соответствующими адресными шинами 11 адресньус запоминающих модулей 1 (см. фиг 2). Работа устройства, изображенного на фиг, 2, аналогична работе описанного усгройства . Формула изобретени Ассоциативное запоминающее устройство, содержащее адресные запоминающие модули, разр дные щинь которых подключены к вк.одам соответствующих детекторов, и блоки дешифраторов опроса, входы которых подсоедшгены к выходам соответствующих блоков регистра опроса, отличающеес тем, что, сцелью повышени эффективной емкости густройства, оно содержит .блоки сумматоров по модуадэ два по количеству блоков дешифраторов, первые входы которы1х подключены к выходам соответствующих д&. шифраторов опроса, выходы каждого предыдущего блока сумматоров подсоединены к. вторым входам последующего блока сутамаг-л, торов, а выходы последнего блока суммато ров св заны с соответствующими адресными шинами адресных запоминающих модулей.The invention relates to the field of transmitting devices (memory devices). Associated storage devices (AMS) are known that contain addressable storage modules whose bit buses are connected to the inputs of the corresponding detectors, and decoder blocks, f junk, the inputs of which are connected to the outputs of the corresponding polling register blocks ... However, in the known associative memory devices, with an increase in the capacity of the address filling modules, the efficiency of their use drops sharply. The purpose of the invention is to increase the effective capacity of the device. For this, the device contains modulo-two adders by the number of decoder blocks, the first inputs of which are connected to the output of the corresponding polling decipher, the outputs of each previous accumulator block are connected to the second inputs of the subsequent accumulator block, and the outputs of the last accumulator block are associated with the corresponding. address busses of addressable storage modules. FIG. 1 is a block diagram of the device; Fig. 2 is a modified block diagram using long-term memory modules. The device consists of addressable modules 1, the bit buses 2 of which are connected to the inputs of the corresponding detectors 3, and blocks 4 of the interrogator 5 of the poll, the inputs of which are connected to the outputs of the corresponding blocks 6 of the register 7 of the interrogation. In addition, the device contains blocks of 8 modulo-two adders according to the number of blocks 4, the first inputs 9 of blocks 8 are connected to the outputs of the corresponding decoder 5, the outputs of each pre-. The previous block 8 is connected to the second inputs 10 of the subsequent block.8, and the outputs of the last block of adders CBJJ are connected with the corresponding address slots of 11 modules. 1. The operation of the device is performed in the following manner. When recording, an arbitrary code entered into the poll register 7 is converted by decoder 5 and blocks of 8 adders into a code with an equal number of single and zero outputs of the blocks of adders (a special case of a code with equal weight). The outputs of the last block 8 excite exactly half of the address buses 11 of the modules 1, At the corresponding moments on the discharge bus 2 connected to the selected detector 3 | for example, a zero code is sequentially recorded, and at other times, for example, a unit code is pre-recorded on this bus. Similarly, recordings are made in cells associated with other detectors. When reading a poll from register 7, the corresponding decoders 5 and blocks 8 of adders are converted into a code with equal weight. All address buses 11 connected to the summators of the last part, the outputs of which correspond to the code of the unit, are simultaneously excited and are produced and araline-opro all 1 module 1. The signal-to-noise ratio is chosen so that N / 2 signals are zero perceived by the detector as zero signal, i.e. a match signal (N number of address buses. module). In the cell where the full coincidence occurs, the signals on the corresponding detector will be zero. In all other cells, the inputs of the detectors will have an OD1SH or several single signals, which leads to the output of these detectors of single signals, i.e. . Otherwise, the operation of the device is similar to the operation of lime associative memory. The invention is a circuit implementation of a particular case of workable codes with equal weight. The efficiency of using the equipment of an AMC can be increased by using long-term memory modules as converters, which can be implemented by any, even indistinguishable, code with equal weight. For this purpose, the address buses 12 of the long-term memory modules 13 can be connected to the outputs of the poll decoders 5, the bit buses of which are connected to the corresponding address buses 11, the address modules of the memory modules 1 (see Fig. 2). The operation of the device shown in FIG. 2 is similar to the operation of the described device. An associative memory device comprising addressable storage modules, the discharge circuits of which are connected to the codes of the respective detectors, and the polling decoder blocks, whose inputs are connected to the outputs of the corresponding polling register blocks, characterized in that the objective of increasing the effective capacity of the survey contains. modude blockers are two by the number of decoder blocks, the first inputs of which are connected to the outputs of the corresponding g & the polling coders, the outputs of each previous block of adders are connected to the second inputs of the next block of sutamagl, tori, and the outputs of the last block of adders are connected with the corresponding address buses of the address storage modules.
JJ
J.J.
,,
fOMIiaffsao::«fOMIiaffsao :: "
.J .J
L.L.
... ...
1 , /one , /
1/г.21 / g.2