SU493895A1 - DC amplifier - Google Patents

DC amplifier

Info

Publication number
SU493895A1
SU493895A1 SU2020707A SU2020707A SU493895A1 SU 493895 A1 SU493895 A1 SU 493895A1 SU 2020707 A SU2020707 A SU 2020707A SU 2020707 A SU2020707 A SU 2020707A SU 493895 A1 SU493895 A1 SU 493895A1
Authority
SU
USSR - Soviet Union
Prior art keywords
amplifier
balanced
attenuator
control unit
inputs
Prior art date
Application number
SU2020707A
Other languages
Russian (ru)
Inventor
Виталий Николаевич Вишневский
Владимир Моисеевич Немировский
Александр Иванович Розанов
Original Assignee
Предприятие П/Я Г-4493
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4493 filed Critical Предприятие П/Я Г-4493
Priority to SU2020707A priority Critical patent/SU493895A1/en
Application granted granted Critical
Publication of SU493895A1 publication Critical patent/SU493895A1/en

Links

Landscapes

  • Amplifiers (AREA)

Description

8 соединены с выходами блока управлени  13.8 are connected to the outputs of the control unit 13.

Усилитель посто нного тока работает следующим образом.The DC amplifier operates as follows.

Входной сигнал, поступающий на вход первого балансного каскада 1, проходит через симметричный аттенюатор 2 и второй балансный каскад 3, усиливаетс  в каскадах 1 и 3 и поступает на выход усилител . Усилитель посто нного тока предназначен дл  работы с симметричной нагрузкой, например отклон ющими пластинами электронно-лучевой трубки осциллографа.The input signal to the input of the first balanced stage 1 passes through the symmetric attenuator 2 and the second balanced stage 3, is amplified in stages 1 and 3 and is fed to the output of the amplifier. The DC amplifier is designed to operate with a symmetrical load, such as deflection plates of an oscilloscope cathode ray tube.

Регулирование коэффициента усилени  усилител  посто нного тока осуществл етс  путем изменени  затухани  сигнала, вносимого симметричным аттенюатором 2. Величина затухани  устанавливаетс  с помощью блока управлени  аттенюатором 9.The gain control of the dc amplifier is controlled by changing the attenuation of the signal introduced by the symmetrical attenuator 2. The attenuation value is set using the attenuator control unit 9.

В промежуток времени, отведенный дл  автоматической компенсации дрейфа нул  (например , в промежуток обратного хода развертки осциллографа) двухпозиционный ключ 4, управл емый блоком управлени  13, подключает входы первого балансного каскада 1 к общей шине. В результате разность посто нных напр жений на выходах первого балансного каскада 1 не равна нулю, если каскад  вл етс  источником дрейфа нул . Эта разность напр жений усиливаетс  вторым балансным каскадом 2, ,в результате чего на выходе усилител  она достигает значительной величины и будет приложена к входу фазового детектора 5.During the period of time allocated for automatic compensation of the zero drift (for example, during the reverse sweep of the oscilloscope), the two-position switch 4, controlled by the control unit 13, connects the inputs of the first balanced stage 1 to the common bus. As a result, the constant voltage difference at the outputs of the first balanced stage 1 is not equal to zero if the stage is the source of the zero drift. This voltage difference is amplified by the second balanced cascade 2, as a result of which, at the output of the amplifier, it reaches a significant value and will be applied to the input of the phase detector 5.

В этот же промежуток времени отпираютс  блоком управлени  13 дополнительные ключи 10 и И, и с выхода генератора 12 дополнительного квадратурного сигнала к входам второго балансного каскада 3 прикладываютс  два сигнала Um.cosa)t и f/mSinco/, причем частота сигнала генератора 12 выбрана больше максимальной частоты полосы пропускани  усилител  посто нного тока.At the same time, additional keys 10 and I unlock the control unit 13, and from the output of the generator 12 an additional quadrature signal, two signals Um.cosa) t and f / mSinco / are applied to the inputs of the second balanced stage 3, and the frequency of the generator 12 is selected maximum frequency bandwidth of the dc amplifier.

С помощью фазового детектора 5 производитс  сравнение фаз сигналов, полученных после усилени  в каскаде 3 сигналов L/mCos(o и Urn sin со/ с обоих плеч усилител  посто нного тока. При отсутствии дрейфа напр жение на выходе фазового детектора 5 равно НУЛЮ, а при наличии дрейфа посто нное напр жение через открытый ключ 6 накапливаетс  в блоке запоминани  7 до величины.Using phase detector 5, the phases of the signals received after amplification of the L / mCos signals in the cascade 3 (o and Urn sin with / from both arms of the DC amplifier are compared. In the absence of drift, the voltage at the output of the phase detector 5 is ZERO, and the presence of drift, the constant voltage through the public key 6 is accumulated in the memory unit 7 to a value.

пропорциональной величине дрейфа с учетом его знака.proportional to the drift given its sign.

В промежуток времени, отведенный дл  работы усилител  посто нного тока (соответствующий пр мому ходу развертки в осциллографе ), двухпозиционный ключ 4 пропускает сигнал на вход первого балансного каскада 1, ключи 6, 10, И закрываютс , а управл емый вентиль 8 открываетс . В этом случаеDuring the period of time allocated for operation of the DC amplifier (corresponding to the forward sweep in the oscilloscope), the on-off switch 4 passes a signal to the input of the first balanced stage 1, switches 6, 10, And closes, and controlled valve 8 opens. In this case

напр жение с выхода блока запоминани  7 прикладываетс  непосредственно к одной из общих точек диагонали симметричного аттенюатора 2 и входа второго балансного каскада 3 в такой пол рности, что дрейф уменьшаетс . Одновременно улучщаетс  балансировка усилител  при регулировании коэффициента усилени . Изменение коэффициента усилени  с помощью блока управлени  аттенюатором 9 приводит к эффекту, аналогичному устранению дрейфа нул . В процессе регулировани  ток через симметричный аттенюатор 2 измен етс , что приводит к по влению неодинаковых посто нных потенциалов на входах второго балансного каскада 3, и уснлитель посто нного тока устран ет указанный эффект аналогично устранению дрейфа нул .the voltage from the output of the memory unit 7 is applied directly to one of the common points of the diagonal of the symmetric attenuator 2 and the input of the second balanced cascade 3 in such polarity that the drift is reduced. At the same time, balancing of the amplifier is improved while adjusting the gain. Changing the gain using the attenuator control unit 9 results in an effect similar to eliminating zero drift. In the control process, the current through the symmetric attenuator 2 is changed, which leads to the appearance of unequal constant potentials at the inputs of the second balanced cascade 3, and the DC coupler eliminates this effect similarly to eliminating zero drift.

Предмет изобретени Subject invention

Усилитель посто нного тока, содержащий два балансных каскада с симметричным аттенюатором между ними, соединенным с блоком управлени  аттенюатором, блок сравнени , подключенный входами к выходам второго балансного каскада, а выходом через ключ к блоку запоминани , и блок управлени , отличающийс  тем, что, с целью повышени  точности балансировки, блок сравнени  выполнен в виде фазового детектора , каждый вход первого балансного каскада через двухпозиционный ключ соединен с общей шиной и .входом усилител  посто нного тока, входы симметричного аттенюатора через донолнительные ключи соединены с выходами генератора вспомогательного квадратурного сигнала, а выход блока запоминани  через управл емый вентиль соединен с одним из входов второго балансного каскада и входом блока управлени  аттенюатором, причемA DC amplifier containing two balanced stages with a symmetrical attenuator between them connected to an attenuator control unit, a comparison unit connected by inputs to the outputs of the second balanced stage and an output through the key to the memory unit, and the control unit differing in that In order to improve the accuracy of balancing, the comparison unit is made in the form of a phase detector, each input of the first balanced stage is connected via a two-way switch to a common bus and an input of a DC amplifier; the inputs are balanced via an additional switch, are connected to the outputs of the auxiliary quadrature signal generator, and the output of the memory unit is connected to one of the inputs of the second balanced stage and the attenuator control unit through a control valve,

управл ющие входы всех ключей и управл емого вентил  соединены с выходами блока управлени .the control inputs of all the keys and the controlled valve are connected to the outputs of the control unit.

SU2020707A 1974-04-30 1974-04-30 DC amplifier SU493895A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2020707A SU493895A1 (en) 1974-04-30 1974-04-30 DC amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2020707A SU493895A1 (en) 1974-04-30 1974-04-30 DC amplifier

Publications (1)

Publication Number Publication Date
SU493895A1 true SU493895A1 (en) 1975-11-28

Family

ID=20583436

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2020707A SU493895A1 (en) 1974-04-30 1974-04-30 DC amplifier

Country Status (1)

Country Link
SU (1) SU493895A1 (en)

Similar Documents

Publication Publication Date Title
US2709205A (en) Direct coupled thermionic valve amplifiers
US2714136A (en) Stabilized direct-coupled amplifier
DE3779638D1 (en) RECEIVER WITH PARALLEL SIGNALS.
SU493895A1 (en) DC amplifier
US4086541A (en) Time division multiplexing amplifier
GB669455A (en) Arrangements for reducing distortion in electric signals
US3243703A (en) Interpolative scanner using scanned electron discharge devices having overlapping conducting intervals
GB1231618A (en)
SU1294301A3 (en) Power amplifier
US2661153A (en) Computing device
GB741221A (en) Improvements in or relating to color television apparatus
GB1202073A (en) Apparatus for detecting a null between input, phase opposed, a.c. analog signals
GB1375556A (en)
SU462142A1 (en) Measuring non-linearity of amplitude characteristics of quadrupoles
USRE28579E (en) Integrating network using at least one D-C amplifier
US2984741A (en) Sensitivity time control system
GB1283172A (en) Direct-current amplifying circuit
US2874235A (en) Ultra-stabilized d. c. amplifier
US3061831A (en) Radio direction finding system
US2721974A (en) Magnetometer
US2670410A (en) Differential electronic amplifier
SU482863A1 (en) Amplifier with automatic gain control
SU128157A1 (en) Electron tube integrator
SU813762A1 (en) Signal converter
SU400002A1 (en) DC DIFFERENTIAL AMPLIFIER