SU488202A1

SU488202A1 - Device mate

Info

Publication number: SU488202A1
Application number: SU1956559A
Authority: SU
Inventors: Давид Исаакович Вигдоров; Кнарик Мушеговна Сарумова; Эльбирт Адильгиевич Тургиев; Илья Петрович Сколецкий
Original assignee: Азербайджанский Институт Нефти И Химии Им.Азизбекова
Priority date: 1973-08-20
Filing date: 1973-08-20
Publication date: 1975-10-15

Description

управл ющие входы кольцевого маркерного регистра 3.control inputs of the ring marker register 3.

Сигналы на фиг. 2 соответствуют указанным входам и выходам.The signals in FIG. 2 correspond to the indicated inputs and outputs.

Буферный заноминающий блок 1 представл ет собой любое статическое ЗУ с возможностью доступа к каждому разр ду (например , полупроводниковое) и св зано через дешифратор 2 с кольцевым маркерным регистром 3 (замыкание регистра показано стрелкой ). Дешифратор 2 состоит из логических схем «И на три входа и нредназначеп дл дешифрации и положени границы между группами «нулей и «единиц, наход щимис в кольцевом маркерном регистре 3, причем все разр ды маркерного регистра имеют между собой одинаковые св зи. Управл юш.ий вход 19 маркерного регистра 3 представл ет собой шину занесени «нул в маркерный регистр вправо от полол ени границы «О - «1 после очередного считывани информации. Он св зан через форм ров-нтель 10 с «нулевым выходом триггера 4, «единичный вход которого св зан с первым синхронизируюшим входом 11, а «нулевой - с выходом элемента задержки 6. Вход элемента задержки 6 соединен с выходом элемента задержки 5 и через вентиль 9 - с управл ющим входом 20 кольцевого маркерного регистра 3. Этот вход представл ет собой шину нанесени «единицы в маркерный регистр вправо от положени границы после очередного такта занесени информации. Элементы задержки 5 и 6 необходимы дл временного разделени тактов занесени «нулей в «единицы в кольцевой маркерный регистр 3.Buffer blocking unit 1 is any static memory with access to each bit (e.g., semiconductor) and connected via decoder 2 to ring marker register 3 (register closure is indicated by an arrow). Decoder 2 consists of logic circuits for both the three inputs and the real purpose for decoding and positioning the boundary between the groups of zeroes and units located in the ring marker register 3, all the bits of the register of the register having the same connections. The control input 19 of the marker register 3 is the “zero” bus in the marker register to the right of the "O -" 1 border after the next reading of information. It is connected via form-ntel 10 to "zero output of flip-flop 4," whose single input is connected to the first synchronizing input 11, and "zero to the output of delay element 6. The input of delay element 6 is connected to the output of delay element 5 and through valve 9 - with control input 20 of the ring marker register 3. This input is a bus for applying one unit to the marker register to the right of the boundary position after the next data transfer stroke. The delay elements 5 and 6 are needed to temporarily divide the clocks of the "zeros into" units in the ring marker register 3.

Работа устройства осушествл етс следующим образом.The operation of the device is as follows.

В исходном состо нии (после сигнала «начальный сброс) все разр ды кольцевого маркерного регистра 3 устанавливаютс в «О за исключением какого-либо одного. При этом комбинации расположенных слева наираво в кольцевом маркерном регистре 3 одной «единицы и двух «нулей дешифрируютс как сигнал «разрешение записи (например, на выходе Из) в соответствующую чейку буферного запоминающего блока 1. Кроме того, этот же сигнал разрешает занесение «единицы в первый справа от единицы разр д маркерного регистра 3 по сигналу, поступающему на элемент задержки 5 по входу 12.In the initial state (after the signal "initial reset), all bits of the ring marker register 3 are set to" O with the exception of any one. In this case, the combinations located on the left in the ring marker register 3 of one "one and two" zeros are deciphered as a "write enable" signal (for example, at the output From) into the corresponding cell of the buffer storage unit 1. In addition, the same signal allows the entry of "one into the first to the right of the unit is the bit of the marker register 3 at the signal arriving at the delay element 5 at the input 12.

По этому сигналу сначала происходит запись информации и буферный запоминающий блок 1, а только потом добавление «единицы в кольцевой маркерный регистр 3. Благодар тому, что положение границы «1 - «О в кольцевом маркерном регистре 3 смещаетс после записи вправо, сигнал, разрешающий запись в буферный запоминающий блок 1, также перемещаетс на следующий справа выход записи дешифратора 2 (выход 144) и при следующем сигнале на входе 12 произойдет занесение слова в следующую чейку буферного запоминающего блока 1 и занесениеBy this signal, information is first recorded and the buffer storage unit 1, and only then the addition of "unit to the ring marker register 3. Due to the fact that the position of the border" 1 - "O in the ring marker register 3 is shifted after recording to the right, the signal that allows recording The buffer storage unit 1 is also moved to the next output on the right of the decoder 2 (output 144), and at the next signal at input 12, the word will be entered into the next cell of the buffer storage unit 1 and entered

«единицы в следующий справа разр д кольцевого маркерного регистра 3 и т. д.“Units in the next right bit of the ring marker register 3, etc.

Одновременно и в зависимости от записи происходить считывание информации в том же пор дке, что и ввод, т. е. k-e слово выводитс вслед за (k-l)-M (фиг. 2). Это происходит благодар тому, что после первой записи в кольцевом маркерном регистре 3 по вл етс комбинаци расположенных слева нанраво одного «нул и двух «единиц, котора дешифрируетс как сигнал «разрешение чтени (например, на выходе iSs) из той чейки буферного запоминающего блока 1, куда было записано первое слово. Чтение происходит по сигналу, поступающему на элемент задержки 5, и в том случае, если до этого триггер 4 был нереключен в состо ние «1 сигналом по входу 11. При этом сигнал с выхода триггера 4 тактирует вынесение «О в тотAt the same time and depending on the record, information is read in the same order as the input, i.e., the k-e word is output after (k-l) -M (Fig. 2). This is due to the fact that after the first entry in the ring marker register 3, a combination of one "zero and two" units located on the left appears, which is interpreted as a "read permission" signal (for example, at the output of the iSs) from that cell of the buffer storage unit 1 where the first word was written. Reading occurs on a signal arriving at the delay element 5, and if before this trigger 4 was not switched to the state “1 signal on input 11. In this case, the signal from the output of trigger 4 clocks the“ O to

разр д кольцевого маркерного регистра 3, который соответствует опрашиваемой чейке буферного запоминающего блока. Ввиду того, что положение границы «О - «1 переместилось вправо, будет подготовлена к считыванию следующа чейка буферного запоминающего блока 1 (если до этого она была заполнена информацией).bit of the ring marker register 3, which corresponds to the polled cell of the buffer storage unit. In view of the fact that the position of the border “O -“ 1 has moved to the right, the next cell of the buffer storage unit 1 will be prepared for reading (if it was filled with information before).

Таким образом, устройство позвол ет осуществл ть независимую запись и чтение информации в нор дке ее поступлени , что обеспечиваетс дещифрацией положени границ (признак записи) и «О - «1 (признак чтени ), движущихс слева направо но кольцевому маркерному регистру 3.Thus, the device allows independent recording and reading of information in the order of its arrival, which is ensured by defining the position of the boundaries (the sign of the record) and "O -" 1 (the sign of reading), moving from left to right but the ring marker register 3.

Дл сигнализации о заполнении буферного запоминающего блока 1 и кольцевого маркерного регистра 3 применен логический элемент «ИЛИ - НЕ 8, на выходе которого в случае отсутстви сигнала записи на выходах 15i-To signal the filling of the buffer storage unit 1 and the ring marker register 3, the logical element “OR - HE 8” is applied, the output of which is in the absence of a recording signal at the outputs 15i-

15m дешифратора 2 по вл етс сигнал блокировки ввода. По этому сигналу останавливаетс накопитель входной информации (например , лентопрот жное устройство). Сигнал «запись исчезает со всех выходов I5i-15т15m decoder 2 appears to block input. This signal stops the input data collector (for example, a tape device). Signal "recording disappears from all outputs I5i-15t

дешифратора 2 тогда, когда в кольцевом маркерном регистре 3 останетс один «нуль, а ввиду того, что дл дешифратора сигнала «запись необходима последовательность: одна «единица и два «нул , сигнал этот возникнет только после очередного сигнала по входу 11, когда освободитс еще один разр д кольцевого маркерного регистра 3.decoder 2, when in the ring marker register 3 there is one "zero", and since the decoder of the signal "write requires a sequence: one" one and two "zero, this signal will occur only after the next signal at input 11, when it is still free one bit of ring marker register 3.

Следует отметить, что дл нормальной работы устройства сопр жени необходимо, чтобы средн скорость поступлени слов была меньше средней скорости их считывани при асинхронной работе источника и приемника.It should be noted that for the normal operation of the interface device, it is necessary that the average speed of arrival of words be less than the average speed of their reading during asynchronous operation of the source and receiver.

Предмет изобретени Subject invention

Устройство сопр жени , содержащее буферный запоминающий блок, информационные вход и выход которого соединены соответственно с информационными входом и выходом устройства, кольцевой маркерный регистр,An interface device containing a buffer storage unit, the information input and output of which are connected respectively to the information input and output of the device, a ring marker register,

первый и второй вентили, одни входы которыхthe first and second valves, one inputs of which

соединены с управл ющим входом устройства, формирователь « триггер, единичный вход которого соединен с первым синхронизирующим входом устройства, отличающеес тем, что, с целью повыщени быстродействи , оно содержит дещифратор, элемент «ИЛИ-НЕ, первый и второй элементы задержки, причем синхронизирующий вход буферного запоминающего блока соединен с выходом первого вентил , другой вход которого соединен со вторым синхронизирующим входом устройства и через первый элемент задержки - с другим входом второго вентил и со входом второго элемента задержки, выход которого соединен с нулевым входом триггера, нулевой выход триггера через формирователь, а выход второго вентил - непосредственно соединены с соответствующими управл ющими входами кольцевого маркерного регистра, который соединен двусторонними св з ми с дешифратором , выходы которого соединены со входами записи и чтени буферного запоминающего блока, входы записи буферного запоминающего блока соединены со входами элемента «ИЛИ-НЕ, выход которого соединен с выходом блокировки устройства.connected to the control input of the device, the driver trigger, a single input of which is connected to the first synchronization input of the device, characterized in that, in order to improve speed, it contains a descrambler, the element OR-NOT, the first and second delay elements, and the synchronizing input the buffer storage unit is connected to the output of the first valve, the other input of which is connected to the second synchronizing input of the device and through the first delay element to the other input of the second valve and to the input of the second el The delay time, the output of which is connected to the zero input of the trigger, the zero output of the trigger through the driver, and the output of the second valve is directly connected to the corresponding control inputs of the ring marker register, which is connected bilaterally with the decoder, the outputs of which are connected to the write and read inputs the buffer storage unit, the write inputs of the buffer storage unit are connected to the inputs of the element “OR NOT, the output of which is connected to the output of the blocking device.