SU487441A1

SU487441A1 - Amplifier

Info

Publication number: SU487441A1
Application number: SU1734600A
Authority: SU
Inventors: Иван Федотович Золотов
Priority date: 1972-01-04
Filing date: 1972-01-04
Publication date: 1975-10-05

Description

нал Хкор. складываетс в сумматоре в той или иной фазе с сигналов задани ., и результирующий сигнал вновь сравниваетс на входе схемы сравнени с фактическим значением ХБЫК. выходного сигнала усилительного каскада и одновременно воздействует на вход этого каскада.Nal Khkor is added to the adder in one phase or another from the setpoint signals, and the resulting signal is again compared at the input of the comparison circuit with the actual CBIC value. the output signal of the amplifier stage and simultaneously acts on the input of this stage.

Процесс сравнени и добавлени корректирующего сигнала Акор. к сигналу задани зад. нроисходит до тех пор, пока не будет достигнут установивщнйс процесс.The process of comparing and adding a correction signal Acor. to the signal set back. It takes place until the process is established.

При этом конечна установивща с величина корректирующего сигнада,кор.. т. е. степень компенсации отклонени коэффициента усилени усилительного каскада от его номинального значени определ етс в зависимости от выбраного коэффициента передачи сигнала с выхода сумматора до выхода схемы сравнени .At the same time, the final stabilizing value of the correction signal, i.e., the degree of compensation of the gain of the amplifier stage from its nominal value, is determined depending on the selected signal transfer ratio from the output of the adder to the output of the comparison circuit.

При изменении сигнала задани , если усилительный каскад обладает инерционностью, в первый момент на входе схемы сравнени по вл етс сигнал рассогласовани между заданным . и фактическим Хвы:а. значени ми выходного сигнала усилительного каскада. Одновременно изменение сигнала задани . поступает на вход усилительного каскада . При отсутствии инерционности у схемы сравнени этот сигнал рассогласовани после прохождени через нее складываетс в той илн иной фазе с сигналом задани зад.. и результирующий сигнал вновь передаетс на вход усилительного каскада и одновременно на вход схемы сравнени и т. д.When the reference signal changes, if the amplifier cascade is inertia, at the first moment at the input of the comparison circuit a mismatch signal appears between the specified one. and actual Khwa: a. values of the output signal of the amplifier stage. Simultaneously change the signal of the task. enters the input of the amplifier cascade. In the absence of inertia in the comparison circuit, this error signal after passing through it is added in that other phase to the reference signal ... and the resulting signal is again transmitted to the input of the amplifier stage and simultaneously to the input of the comparison circuit, etc.

Предмет изобретени Subject invention

Усилитель, содержащий последовательно соединенные сумматор и усилительный каскад , выход которого через последовательно соединенные аттенюатор и схему сравнени подключен ко второму входу сумматора, о тлнчающийс тем, что, с целью повыщени стабильности и линейности характеристик и быстродействи устройства, второй вход схемы сравнени подключен к выходу сумматора.An amplifier containing a series-connected adder and an amplifier cascade, the output of which through a series-connected attenuator and comparison circuit is connected to the second input of the adder, due to the fact that, in order to increase the stability and linearity of the device and speed, the second input of the comparison circuit is connected to the output of the adder .

-н8-n8

-4g)---4g) -