SU484567A1

SU484567A1 - Аналоговое запоминающее устройство

Info

Publication number: SU484567A1
Application number: SU1915975A
Authority: SU
Inventors: Эдуард Константинович Туфлин
Original assignee: Предприятие П/Я Г-4126
Priority date: 1973-05-07
Filing date: 1973-05-07
Publication date: 1975-09-15

Description

1

Изобретение относитс к области автоматики и телемеханики. Устройство пред азначено ДЛЯ заноминаии , фиксации и хранени напр жени в различных информационно-измерительных и аналого-цифровых вычислнтельиых системах.

Известны аналоговые запоминающие устройства , содержащие управл ющий генератор и накопительный элемент, например конденсатор , одна обкладка которого соединена с тиной нулевого потенциала, друга обкладка подключена к одному из входов выходного усилител , а один из входов входного усилител соединен с входом устройства.

Известные устройства имеют недостаточное быстродействие и нотребЛЯЮт больщую мощность . Указанные недостатки обусловлены наличием в цепи зар да накопительного элемента аналогового , который, внос дополнительную ногрешность, ограничивает быстродействие , и работой входных и выходных усилителей все в.рем в активном режиме (даже во врем хранени ), что вызывает больщое потребление мощности от источника ннтани .

Цель изобретени - повышение быстродействи устройства. Это достигаетс тем, что устройство содержит генератор тока, вход которого подключен к вы.ходу управл ющего генератора , выход генератора тока соединен с одной из обкладок конденсатора и выходом

входного усилител , а другие входы входного и выходного усилителей подключены к выходу управл ющего генератора.

С целью микроминиатюризации устройства оно выполнено на МДП-транзисторах.

На чертелче изображена прннципиальна схема устройства.

Устройство включает входной усилитель 1, генератор тока 2, накопительный элемент 3, выходной усилитель 4, резисторы 5 и управл ющий генератор 6. Входной и выходной усилители и генератор тока выполнены на МДПтранзисторах с двум изолированными затворами . Резисторы 5 ПОЗВОЛЯЮТ выбирать рабочий режим транзисторов по току и регулировать уровень смещени на выходе схемы.

Устройство работает следующим образом.

На один из затворов транзистора входного усилител 1 поступает аналоговый сигнал, а на объединенные затворы транзисторов входного усилител и генератора тока 2 - импульсный сигнал управлени от генератора 6, отпирающий транзисторы входного усилител и генератора тока. Емкость конденсатора 3 начинает зар жатьс до уровн входного на пр жени .

Режим пам ти (хранени ) осуществл етс подачей па объединенные затворы транзнсто ров входного усилител и генератора тока занирающего напр жени . В этом режиме емкость конденсатора 3 сохран ет значение зафиксированного входного сигнала с погрешностью , определ емой токами утечки запертых транзисторов входного усилител и генератора тока и током затвора транзистора выходного усилител 4, которые у МДП-транзисторов весьма незначительны А. Значение зафиксированного нанр жени снимаетс с выхода выходного усилител .

Режим считывани достигаетс путем подачи управл ющего сигнала на второй затвор транзистора. Это значительно расшир ет функциональные возможности схемы, особенно при построении многоканальных измерительных систем. В этом случае команда на считывание осуществл етс нодачей отпирающего импульса от генератора 6.

В наиболее длительном режиме работы - в режиме хранени схема не потребл ет мощности от источников питани , так как транзисторы в этом режиме запираютс напр жением от управл ющего генератора 6, поэтому средн мощность, потребл ема схемой, незначительна , даже при высоких скорост х переключени .

Непосредственное соединение накопительного элемента с выходом входного усилител 1 и использование генератора тока 2 в цепи зар да накопительного элемента позвол ет повысить быстродействие устройства. Исполь ffx

зование в качестве усилителей МДП-транзисторов , переключаемых по второму затвору, позвол ет снизить потребл емую мощность устройства и исключить из его схемы аналоговый ключ, внос щий дополнительную погрешность и снижающий быстродействие устройства . Простота схемы и использованиеодного типа транзисторов позвол ет реализовать ее в виде монолитной интегральной схемы.

Предмет изобретени

Claims

1. Аналоговое запоминающее устройство, содержащее управл ющий генератор и накопительный элемент, например конденсатор, одна обкладка которого соединена с шиной нулевого потенциала, друга обкладка подключена к одному из входов выходного усилител , а один из входов входного усилител соединен с входом устройства, отличающеес тем, что, с целью повышени его быстродействи , оно содержит генератор тока, вход которого подключен к выходу управл ющего генератора , выход генератора тока соединен с одной из обкладок конденсатора и выходом входного усилител , а другие входы входного и выходного усилителей подключены к выходу генератора.

2. Устройство по п. 1, отличающеес тем, что оно выполнено на МДП-транзисторах .

/./,

6/Х