SU482751A1 - A device for combinational tasks - Google Patents

A device for combinational tasks

Info

Publication number
SU482751A1
SU482751A1 SU2019454A SU2019454A SU482751A1 SU 482751 A1 SU482751 A1 SU 482751A1 SU 2019454 A SU2019454 A SU 2019454A SU 2019454 A SU2019454 A SU 2019454A SU 482751 A1 SU482751 A1 SU 482751A1
Authority
SU
USSR - Soviet Union
Prior art keywords
unit
graph
input
independent
output
Prior art date
Application number
SU2019454A
Other languages
Russian (ru)
Inventor
Михаил Григорьевич Соколец
Владимир Васильевич Лисяк
Виктор Михайлович Курейчик
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU2019454A priority Critical patent/SU482751A1/en
Application granted granted Critical
Publication of SU482751A1 publication Critical patent/SU482751A1/en

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

1one

Изобретение относитс  к области вычислительной техники и может быть использовано при решении комбинаторно-логических задач на графах, св занных с выделением из графа частей с экстремальными свойствами.The invention relates to the field of computer technology and can be used to solve combinatorial-logic problems on graphs associated with the separation of parts with extreme properties from a graph.

Известны устройства, содержащие блоки ввода и вывода информации, управл ющие входы которых подключены к выходам блока управлени , соединенного с решающем полем.Devices are known that contain information input and output units, the control inputs of which are connected to the outputs of the control unit connected to the decision field.

Известные устройства не позвол ют эффективно решать задачи выделени  экстремальных частей в графе, которыми могут быть семейства максимальных внутреннеустойчивых независимых, несв занных множеств и максимальных полных, св занных множеств графа. Отличительной особенностью при решении таких задач  вл етс  выбор максимальных (к примеру, независимых) подмножеств из всего множества (независимых подмножеств).The known devices do not effectively solve the problem of separating extremal parts in a graph, which can be families of maximal internally stable independent, unrelated sets, and maximal complete, connected sets of the graph. A distinctive feature in solving such problems is the choice of maximal (for example, independent) subsets from the entire set (independent subsets).

Известные алгоритмы работы устройств при решении таких задач имеют два этапа: выделение всех (независимых) подмножеств; выделение из всех (независимых) подмножеств максимальных (независимых).The known algorithms of device operation in solving such problems have two stages: the selection of all (independent) subsets; selection from all (independent) subsets of maximal (independent).

Таким образом, известные алгоритмы не допускают распараллелизовани  решени  таких задач и делают применение известных устройств не эффективным, так как требуютс  значительные затраты времени.Thus, the known algorithms do not allow parallelization of the solution of such problems and make the use of known devices not effective, since they require a considerable investment of time.

Цель изобретени  - повышение быстродействи  устройства при выделении экстремальных частей в графе.The purpose of the invention is to increase the speed of the device in the allocation of extreme parts in the graph.

Это достигаетс  тем, что в устройство введены блок моделировани  матрицы смежности графа и блок анализа матрицы, выходы которого соединены соответственно с входами блока вывода информации, блока унравлени  и первым входом блока моделировани  матрицы смежности графа. Второй вход последнего подключен к выходу блока ввода информации, третий вход - к выходу блока управлени , а выход - к первому входу блока анализа матрицы , второй вход которого соединен с соответствующим выходом блока управлени .This is achieved by introducing into the device a graph adjacency matrix modeling unit and a matrix analysis unit, the outputs of which are connected respectively to the inputs of the information output unit, the adjustment unit and the first input of the graph adjacency matrix modeling unit. The second input of the latter is connected to the output of the information input unit, the third input to the output of the control unit, and the output to the first input of the matrix analysis unit, the second input of which is connected to the corresponding output of the control unit.

Введение указанных блоков позвол ет реализовать оператор «выделени  экстремальных частей в графе.The introduction of these blocks allows you to implement the "selection of extreme parts in the graph" operator.

На чертеже представлена структурна  схема устройства.The drawing shows a block diagram of the device.

В состав схемы вход т: блок 1 управлени , блок 2 ввода информации, блок 3 моделировани  матрицы смежности грифа, блок 4 анализа матрицы, блок 5 вывода информации.The scheme includes: control unit 1, information input unit 2, simulation unit 3 of the neck adjacency matrix, matrix analysis unit 4, information output unit 5.

Блок 1 управлени  позвол ет записать матрицу смежности графа в блок 3, выполненный на основе однородной сети. Кроме того, о« служит дл  управлени  работой устройства и выработки управл ющих сигналов выбора следующей строки в блок анализа матрицы. Однородна  сеть блока 3 предназначена дл  храThe control unit 1 allows the graph adjacency matrix to be written in block 3, made on the basis of a homogeneous network. In addition, the "serves to control the operation of the device and generate control signals to select the next row in the matrix analysis unit. Uniform network block 3 is designed to store

SU2019454A 1974-04-22 1974-04-22 A device for combinational tasks SU482751A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2019454A SU482751A1 (en) 1974-04-22 1974-04-22 A device for combinational tasks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2019454A SU482751A1 (en) 1974-04-22 1974-04-22 A device for combinational tasks

Publications (1)

Publication Number Publication Date
SU482751A1 true SU482751A1 (en) 1975-08-30

Family

ID=20583063

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2019454A SU482751A1 (en) 1974-04-22 1974-04-22 A device for combinational tasks

Country Status (1)

Country Link
SU (1) SU482751A1 (en)

Similar Documents

Publication Publication Date Title
US4591981A (en) Multimicroprocessor system
GB1026890A (en) Computer organization
SU482751A1 (en) A device for combinational tasks
DE3587517T2 (en) Parallel register transfer mechanism for reduction processor for executing programs that are stored as binary graphs and use the application language codes without variables.
US3345611A (en) Control signal generator for a computer apparatus
JPS56123069A (en) Data processing device
GB1378144A (en) Data processing arrangements
SU423135A1 (en) DEVICE FOR MULTIPLICATION AND REDUCTION IN THE DEGREE
SE7908354L (en) DIGITAL SIGNAL PROCESSING DEVICE
SU1013937A1 (en) Multi-channel device for switching processors in multi-processor computer system
RU2179333C1 (en) Synergistic computer system
SU744534A1 (en) Controllable distributor
JPS55109024A (en) Digital filter
SU750471A1 (en) Exchange control device
SU864340A1 (en) Information shifting device
JPS5748141A (en) Address conversion system
SU943739A1 (en) Device for binary vector compression
SU700865A1 (en) Device for parallel shifting of information
SU720510A1 (en) Associative memory
SU479114A1 (en) Associative parallel processor
SU525116A1 (en) Frequency integrator
SU729598A1 (en) Device for definition of three-dimensional region
BG28430A3 (en) Apparatus for programming control of connectted systems with small and average capacity especially for telephone central
SU758170A1 (en) Computing system for solving differential equations
SU932479A1 (en) Pulse distributor