SU482002A1 - Преобразователь частоты в код - Google Patents

Description

(54) ПРЕОБРАЗСВАТЕЛЬ ЧАСТОТЫ В КОД дервым входом сравнивающего устройства, второй вход которого соединён с npeflnocne ним разр дом делител  частоты. :Изобретение ло снено чертежами. ; На фиг. 1 приведена структурна  электрическа  схема преобразовател ; на фиг, 2 - частично принципиальна  электрическа схема преобразовател . Преобразователь частоты в код содержит логический элемент 1, переключающий входные сигналы, который своими входами св зан с входом преобразовател  частоты в код, с выходом двоичного умножител  2 с выходами вычитающего устройства 3 и сравнивающего устройства 4, i выход св зан с входом реверсивного счетчика 5, Управл ющие входы реверсивного счетчика 5 св заны с потенциальными выходами вы читающего устройства 3. Выходы реверсивного счетчика 5, св за ны с входами двоичного умножител  2, преобразующего код в частоту обратной св зи. Другие входы двоичного умножител  2 соединены с выходами делител  частоты 6 Выход двоичного умножител  2 соединен с одним из входов вычитающего устройств 3,другой вход KO-ixsporo соединен с входом преобразовател . Выход вычнтающе1Ч) устройства 3 соединен с входом сравнивающего устройства 4,второй вход которого соединен с одним из выходов делител  частоты 6. Блок 1 логических элементов содержит (см. фиг. 2) четыре элемента И ., 1-2, 1-3, и один элемент ИЛИ I-S, ССОД и ценные так, что входы элемента И l св заны с входом нреобразова-гел  часючъ в код и с потенциальным выходом вычитающего устройства 3. Входы элемента И 1-3 св заны с выходом двоичного умножител  2 и с другим потенциальным выходом вычитающего устройства 3. Выходы элементов 1-3 и 1-4 соединены с входами элемента ИЛИ 1-5« Входы элемента И 1-2 соединены с выходом элемента Я ЛИ 1-5 -и с одним из выходов срлвкивающего устройства 4, входы элемента И 1-1 соединены с импульсным DbixoAOM В{;(читс) -устройства 3 и с BTOpbiM нотенниальным выходом сравниваю u(ero устройства 4. Выходы элементов И 1-1 н 1-2 соединены с входом реверсив- ijoix счетчика 5 Г1{к образоватешт частоты в код работает следующим образом. При больм1он ошибке между входным 11 ыходным БОЗДейс-тви ми PC Fg элемент Я 1-1 закрыт низким noi-енциалом со сравнивающего устройства 4 и прёоб- J разователь частоты в код разомкнут nt , j ошибке. На вход реверсивного счетчика 5 ноступает входной сигнал или сигнал обратной св зи через элемент И 1-2, открытый высоким по-тенциалом с другого выхода сравнивающего устройства 4. Если рассогласование ,/. О , , то на суммирующий вход реверсивного сче-гчика 5 поступают колебани  входной частоты через элемент И 1-4, открытый потенциальным выходом вычитающего устройства 3, если рассогласованиеР-Р 0, то на ОАОС вычитающий вход реверсивного счетчика 5 поступают колебани  с частоэюй обратной св зи с двоичного умнОжктел  2 через элемент И 1-3, открытый вторым потенциальным выходом вычитающего устройства 3. Импульсами входной частоты или частоты обратной св зи набираетс  на; выходе двоичного умножител  2 частота, близка  к входной, В этом режиме преобразователь работает, как статический, облада  при этом больЩим быстродействием. Когда ощибка между входной частотой и час1ч гсй обратной св зи станет, меньще некоторой наперед заданной малой частоты ff. Fen г тс элемент И 1-1 откроетс , а элемент И 1-2 закроетс  пр -енциалом с выхода сравнивающе1Ю устройства 4, преобразователь замыкаетс  по ощибке и превращаетс  в след щую систему с астатйзмом первого норЯДК4 в установивщемс  режиме. Если считать , что нерёхЬд ый процесс заканчиваетс  при переходе преобразовате-; л  в след щий режим, так как воздействие j PC достаточно мало, то наблюдательное . врем  переходного процесса преобразовател  равно , гр « , н т о Получаем вьшгрыщ в быстродействии в In 8 раз. Предмет изобретени  Преобразователь частоты в код, содержаихий реверсивный счетчик, двоичный умножит-ель , делитель частоты и вычитающее устройство, причем первый вход вычитающего устройства св зан с входом преобразовагел , а второй вход - с выходом двоичного умножи1-ел , первый выход вычитающеро устройства подк/оочен к знаковому разр ду реверсивного счетчика, выходы которого сьъзапы..оцщми входами двоичного умножител , другие входы двоичного умиожител  соединены с выходами делител  час 1оты, эталоннотчэ генератора, выходы рёверсивно«-ч

,...; . „ , , 5 , , / ,;: ;; -- , ,

счетчика св заны с выходами преобразователе, о т л и ч а ю Щ и Л с   тем, что, с целыр увеличени  быстродействи , в него введены сра внивающве устройство и логический авгемейт дл   ереключеви  входных сигналов, входы ко- s тор01Ч) подключены к входу преобразу -. тел , к выходу, двоичного умно сител , к , в горому выходу вычитающего у стройства.

к выходу сравнивающего устройства, блока логических элементов св зан со счетным входом реверсивного счетчика, второй выход вычитающего устройства св  ; аан с первым входом сравнивающего устройства , второй вход которого соединен с предпоследним разр дом делител  частоты . , ;. . -. . .

fBx

N

5

-ЗР- иг .1 ft f - 1 - П Ipi .j I -1J J L Г

Фvг.