SU481894A1 - Input device - Google Patents
Input deviceInfo
- Publication number
- SU481894A1 SU481894A1 SU1689619A SU1689619A SU481894A1 SU 481894 A1 SU481894 A1 SU 481894A1 SU 1689619 A SU1689619 A SU 1689619A SU 1689619 A SU1689619 A SU 1689619A SU 481894 A1 SU481894 A1 SU 481894A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- unit
- block
- circuit
- priority
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ(54) DEVICE FOR INPUT OF INFORMATION
1one
Изобретение касаетс ввода информации в рзычислительные машины от пультов поль оп телей .The invention relates to the input of information into the computers from the user consoles.
Известны устройства дл ввода информации , содержа пие последовательно соединенные блок передачи дапных, первую схему ИЛИ, блок задержки, блок установки в исходное состо ние, триггеры регистров, первую и вторую схемы совпадени , пульты пользователей и вычислитель.Information input devices are known, including serially connected data transmission unit, first OR circuit, delay unit, resetting unit, register triggers, first and second coincidence circuits, user consoles, and calculator.
Однако известные устройства не обеспечивают возможность оперативного присвоени п изменени приоритетов пультов пользователей .However, the known devices do not provide the ability to quickly assign and change the priorities of user consoles.
Дл повъииени быстродействи устройства в него введены блок приоритета, блок управлени , втора схема ИЛИ и блок анализа данных, подключенный к триггерам регистров и блоку приоритета, соединенном через вторую схему ИЛИ с вычислителем и блоком управлени .In order to increase the speed of the device, a priority block, a control block, a second OR circuit and a data analysis block connected to the triggers of registers and a priority block connected via a second OR circuit to the computer and control block are entered into it.
На чертеже дана блок-схема устройстваThe drawing is a block diagram of the device
Предлагаемое устройство дл ввода информации содержит: вычислитель 1, пульты 2 пользователей, блок 3 передачи даннь х , триггеры 4 регистра 5 и триггеры 6 регистра 7, первую и вторую схемы 8 и9 совпадени , блок 10 анализа данных, блок 11 приоритета, первую 12 и вторую 13 схемы ИЛИ, блок управлени 14, блок 15 задержки и блок 16 установки в исходное состо ние.The proposed device for inputting information includes: computer 1, user consoles 2, data transfer unit 3, register 4 triggers 4 and register 7 triggers 6, first and second matching circuits 8 and 9, data analysis block 10, priority block 11, first 12 and the second 13 OR circuit, the control unit 14, the delay unit 15 and the reset unit 16.
Устройство дл ввода информации функционирует следующим образом.The information input device operates as follows.
При обращении к вычислителю 1 пульта 2 пользователей выдают сигнал Запрос , который поступает в соответстпующие триггеры 4 регистра 5 и устанавливают их в состо ние . Сигналы с выходов триггеров 4 регистра 5 поступают в блок 10 анализа данных и в зависимости от рангов приоритета пультов 2 пользователей блок 1О анализа данных устанавливает в единичное состо ние тот триггер в регистра 7, который соответствует 2 пользователей, имеющему наивысший приоритет среди пультов 2 пользоватетгрй, запраа1ивающих в данный момент вычтслмтель 1. При совпадении состо ни 1 снг налов с выходов триггеров 4 регистрл 5 When accessing the calculator 1 of the console, 2 users issue a Request signal, which goes to the corresponding triggers 4 of register 5 and sets them to the state. The signals from the outputs of the triggers 4 of the register 5 enter the data analysis block 10 and, depending on the priority ranks of the user consoles 2, the data analysis unit 1O sets that trigger in register 7 to one, which corresponds to 2 users having the highest priority among consoles 2 users, currently requesting a vychmstel 1. When 1 cng condition coincides with the outputs of the flip-flops 4 registers 5
и триггеров 6 регистра 7 соответствуюша втора схема совпадени 9 выдает сигнал на вход блока 3 передачи данных. Затем информаци от выбранного пульта 2 пользовател поступает через блок 3 передачи данных в вычислитель 1. По окончании передачи данных в вычислитель 1 блок 3 передачи данных выдает сигнал, который через первую схему 12 ИЛИ блок 15 задержки и первую схему 8 совпадени устанавливает соответствующий триггер 4 регистра 5 в состо ние О. Одновременно сигнал с блока 15 задержк через блок 16 установки приводит в О состо ние соответствующий триггер 6 ре- гистра 7. На этом цикл обращени пульта 2 пользовател к вычислителю 1 считаетс законченным.and the flip-flops 6 of the register 7, the corresponding second matching circuit 9 outputs a signal to the input of the data transmission unit 3. Then the information from the selected user console 2 goes through the data transfer unit 3 to the calculator 1. After the data transfer is completed, the data transfer unit 3 outputs a signal through the first circuit 12 OR the delay unit 15 and the first match circuit 8 sets the corresponding trigger 4 of the register 5 to the state O. At the same time, the signal from the 15 delay unit through the installation unit 16 brings the corresponding trigger 6 of register 7 to the O state. In this case, the user console 2 cycle to the calculator 1 is considered complete.
Далее блок 10 анализа данных вновь устанавливает в состо ние триггер 6 регистра 7, соответствующий пульту 2 пользовател , имеющего наивысщий приоритет среди пультов 2, запрашивающих в данный момент вычислитель 1. Ранги приоритета пультов 2 пользователей могутNext, the data analysis unit 10 again sets the trigger 6 of register 7 to the state corresponding to the user’s console 2, which has the highest priority among the consoles 2, which are currently requesting the calculator 1. The priority ranks of the consoles 2 users can
быть оперативно заменены посредством j блока 11 приоритета как по командам от вычислител 1, так и от блока 14 управлени . Управл ющие сигналы от вычислител 1 и от блока 14 управлени поступают в блок 11 приоритета через вторую схему 13 ИЛИ.be promptly replaced by j of priority block 11 both by commands from calculator 1 and by control block 14. The control signals from the calculator 1 and from the control block 14 enter the priority block 11 via the second OR circuit 13.
Предмет изобретени Subject invention
Устройство дл ввода информации, содержащее последовательно соединенные блок передачи данных, первую схему ИЛИ блок задержки, блок установки в исходное . состо ние, триггеры регистров, первую и I вторую схемы совпадени , пульты пользователей и вычислитель, отличающеес тем, что, с целью повыщени быстродействи устройства, в него введены блок приоритета, блок управлени , втора схема ИЛИ и блок анализа данных, подключенный к триггерам регистров и блоку приоритета, соединенному через вторую схему ИЛИ с вычислителем и блоком управлени .A device for entering information, containing serially connected data transfer unit, first circuit OR delay unit, initial setting unit. state, register triggers, first and I second coincidence circuits, user consoles and calculator, characterized in that, in order to improve device performance, a priority block, control block, second OR circuit and data analysis block connected to register triggers are entered into it and a priority block connected via a second OR circuit to the computer and the control unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1689619A SU481894A1 (en) | 1971-08-09 | 1971-08-09 | Input device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1689619A SU481894A1 (en) | 1971-08-09 | 1971-08-09 | Input device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU481894A1 true SU481894A1 (en) | 1975-08-25 |
Family
ID=20485537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1689619A SU481894A1 (en) | 1971-08-09 | 1971-08-09 | Input device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU481894A1 (en) |
-
1971
- 1971-08-09 SU SU1689619A patent/SU481894A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3896418A (en) | Synchronous multi-processor system utilizing a single external memory unit | |
US4631659A (en) | Memory interface with automatic delay state | |
US3296426A (en) | Computing device | |
US4117459A (en) | Time-out interface means | |
US3419852A (en) | Input/output control system for electronic computers | |
ES458222A1 (en) | Common polling logic for input/output interrupt or cycle steal data transfer requests | |
US3706077A (en) | Multiprocessor type information processing system with control table usage indicator | |
US4764865A (en) | Circuit for allocating memory cycles to two processors that share memory | |
US4084233A (en) | Microcomputer apparatus | |
KR20070046694A (en) | Dma chain | |
KR900006872A (en) | Sequential Control Method of Main Memory Reference | |
SU481894A1 (en) | Input device | |
US4180855A (en) | Direct memory access expander unit for use with a microprocessor | |
US3618028A (en) | Local storage facility | |
JP2001350648A (en) | Microcomputer | |
JPS55115155A (en) | One chip multi-microcomputer | |
RU1839253C (en) | Device for interface between processor and peripheral devices | |
SU435527A1 (en) | PROCESSOR TO CONTROL DIGITAL CIRCUITS | |
JPS5727322A (en) | Input and output controlling system of computer | |
US20010005870A1 (en) | External bus control system | |
SU444184A1 (en) | Information processing device | |
JP2754594B2 (en) | Single chip microcomputer | |
SU847314A1 (en) | Device for interfacing electronic computer with peripheral units | |
SU694862A1 (en) | Apparatus for transferring control to subprogrammes | |
SU860044A2 (en) | Multiplexor channel |