SU444184A1 - Information processing device - Google Patents
Information processing deviceInfo
- Publication number
- SU444184A1 SU444184A1 SU1690244A SU1690244A SU444184A1 SU 444184 A1 SU444184 A1 SU 444184A1 SU 1690244 A SU1690244 A SU 1690244A SU 1690244 A SU1690244 A SU 1690244A SU 444184 A1 SU444184 A1 SU 444184A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- unit
- input
- register
- block
- Prior art date
Links
Landscapes
- Advance Control (AREA)
Description
г, -g -
ВAT
ЬB
I i 1I i 1
1one
Изобретение относитс к вычислительной технике и может быть использовано в универсальных и специализированных вычислительных илашинах (ЦВМ), ;The invention relates to computer technology and can be used in universal and specialized computer computing (CMV),;
Современные цифровые вычислительные машины и системы состо т из большого количества асинхронно работающих устройств, обрабатывакщих, хран щих или передающих информацию, ,Общее управление .такой системой осуществл етс обрабатывающим устрой;ством , работающим по программе, В цел х получени оптимального соотношени между производительностью и стоимостью дл малых и средних систем оказываетс предпочтительным использование ресурсов обрабатывающего устройства Iт.е.регистров сумматора и т.п.) дл выполнени некоторых функций устройств, передающих информацию (устройств ввода-вывода ). Специфика организации взаимодействи между обрабатываю1ЩМИ устройствами и автоношо ра- Modern digital computers and systems consist of a large number of asynchronously operating devices, processing, storing or transmitting information, General control. Such a system is carried out by a processing device; a program operating according to the program; In order to obtain an optimal ratio between performance and cost for small and medium-sized systems, it is preferable to use processing resources of the It.e. registers of the adder, etc.) to perform certain functions of the device TV, transmit data (input-output devices). The specificity of the organization of the interaction between the processing devices and the automatic
ботащей аппаратурой устройств ввода-вывод (называемой, в дальнейшем , блоками ввода-вывода) заключаетс в том, что обрабатывающее устройство и блоки ввода-вывода ра-. оотают асинхронно по отношению друг к другу. Кроме того, в большинстве обрабатывающих устройств современных ЭВМ используетс микропрограммное управление, причем за один цикл работы устройства совмещаетс выполнение текущей микрокоманды и выборка из пам ти следующей микрокоманды. Дальнейшее усложнее взаимодействи имеет место в случае наличи в составе обрабатывающего устройства регистров и триггеров, состо ние которых мен ет каждый цикл работы такого устройства и июжет быть опрошено бло- ком микропрограммного управлени дл формировани адреса следующей микрокоманды.The hardware of the I / O devices (hereinafter referred to as I / O Units) is that the processing device and I / O units are pa. asynchronously in relation to each other. In addition, in most processing devices of modern computers, microprogram control is used, and in one cycle of operation of the device, the execution of the current microcommand and sampling from the memory of the next microcommand are combined. Further more complex interaction takes place in the case of the presence of registers and triggers in the processing device, the state of which changes each cycle of operation of such a device and can be interrogated by the microprogram control unit to form the address of the next microcommand.
Известна система, в состав которой вход т автономные устройства (блоки) ввода-вывода, каждое из которых может oб 1eнивaтьGЯ инфор /ацией с устройством хранени (оперативной пам тью) через центральное обрабатывающее устройство, Каждый из блоков ввода-вывода выставл ет один или несколько запросов с различным приоритетом, которые анализируютс спепиальной аппаратурой обрабатывающего устройства , же .аппаратура осуществл ет определение наиболее, приорил тетного запроса и определение момента начала обработки такого приоритета , В соотве тств1Ш с выделениым запросом в обрабатывающем устройстве осуществл етс формирование адреса микрокоманды, соответст вующей выделенному запросу, и блокирование приема в регистр микрокоманды инфорг апии из пам ти микро команд,, адрес которой был сформиро ван в предыдущем такте работы устройства . При этом в регистр микрокоманды заноситс нулева инфорш,ци во все разр ды. Така микрокоманда не задает никаких действий в устройстве и тем самым осуществл ет холостой цикл, в течение которо го специальные схемы запоминают адрес той мшфокоманды, прием которой в регистр микрокоманды был заблокирован, а также содержимое некоторых других регистров, например регистра адреса блока хранени ( сверхоперативной пам ти), вход щего в состав обрабатываадего устройства . Тактовые сигналы в основные блоки устройства в холостом цикле не поступают, Аналогичный холостой такт осу ществл етс по окончании выполнен ни микропрограммы обработки запроса от блока ввода-вывода, в течение которого также блокируетс додача тактов в основные блоки обрабатывающего устройства и осущест вл етс восстановление адреса за-г помненной микрокоманды, а также другой информации, относ щейс к прерванной микропрограмме. Наличие холостых тактов при переключении аппаратуры устройства дл обработки информации из режима обработки информации в режим обработки запросов ввода-вывода и обратно снижает общую производительность системы, особенно, в случае частых запросов. Как правшю , наиболее часто выполн емые микропрограммы каналов, весьма коротки (4-10 мжроког внд), Кроме того, наличие нулевых комбинаций в кажд{ом поле микрокоманды как . нерабочих (они не..должны вызывать управл ющих сигналов в системе) ведет к увеличению разр дности пам ти микрокоманды и ее выходного регистра. Известно также микропрограммное обрабатывающее устройство, в котором адрес следующей микрокоманды формируетс по результату выполнени текущей. Это позвол ет при функционировании устройства не учитывать специфику триггеров и регистров, состо ние которых измен етс каждый машинный цикл. Этим устройствам свойственно наличие пам ти ммкроколй-нд большой разр дности. Цель изобретени - повышение быстродействи устройства и сокращение оборудовани . Предложенное устройство отличаетс от известных тем, что в него введен буферный регистр, соединенный по первому входу с выходом блока управлени записью, входы которого подключены соответственно ко BTOpowry выходу блока анализа и .к третьему выходу блока микропрограммного управлени , первый выход буферного регистра соединен с четвертым входом блока микропрограммного управлени и с входом блока триггеров и регистров, выход которого подключен к второму входу буферного регистра, третий вход и второй выход которого соединены соответственно с выходом арифметикологического блока. На чертеже изображена схема предложенного устройства дл обработки данных. Устройство содержит арифметико-логический блок I, блок 2 ввода-вывода, блок 3 хранени данных , блок 4 микропрограммного управлени , блок 5 анализа запросов, блок 6 триггеров и регистров, регистр 7 микрокоманды, буферный регистр 8, блок 9 управлени записью . Выход арифметико-логического блока св зан с входом блока 2 ввода-вывода и входом блока 3 хранени данных. Выход блока вводавывода подключен к первому входу блока 5 анализа запросов, второй вход которого св зан с первым выходом регистра 7 мшcpoкo aнды, второй выход которого подключен к первому входу блока 4 микропрограммного , управлени , второй и третий входы которого соединены соответственно с выходом арифметико-логического блока I и первым ВЫХОДОМ Олока анализа запросов. Выход блока микропрограммного управлени подключен к входу регистра ыикроколанды, Первш вход буферного регистра 8 соединен с выходом блока 9 управлени записью, входы которого подключены соответственно ко второблу выходу блока , анализа запросов и третьему выходу регистра миркокомаиды. Пер вый выход буферного регистра соединен с четвертым входом блока микропрограммного управлени и со входом блока триггеров и регистров , выход которого подключен ко второму входу буферного регистра, третий вход и второй выход которо го соединены соответственно со входом и выходом аржЬмети1со-логйческого блока, к другим входамко :торого подключены выходы-блока ввода-вывода и выход блока хранени данных. Работает устройство дл обра ботки инфорьш1ии следущим образо Блоки ввода-вывода выставл ют запросы на обслуживание в любой момент времени, причем каждый блок может выставить одим из нескольки запросов. Каждый запрос имеет определенный приоритет. Устройство дл обработки информации в каждом цикле своей работы анализирует на личие запроса на обслуживание ж выдел ет жз них жанболее приоритетный . Эту функцюо выполн ет блок анализа запросов, Прж некшто рых своих состо йж х, например в иачале выполнени микропрограммы обработки запроса на обслуживание могут быть замаск1фованы все запросы на обслуживание. Это может быть осуществлено, например, специальным разр дом микрокош-нды, В случае отсутстви указанньк запросов или наличи заш.скйрованных запросов поведени устройства дл обработки информации в текущем цикле, а также адрес следующей кшкрококанды задаетс текущей микрокомандой, выбранной на регистр микрокоманды 7. В случае условного формировани адреса следующей кжсрокоманды опрашиваютс состо ни регистров и триггеров 6, При наличии незамаскированного запроса (с наибольшим приоритетом ) при помощи блока 5 анализа запросов блокируетс нормаль ное форм1фование адреса следующей микpoкovaнды по указани м текущей микрокоманды и формируетс адрес микрокоманды, соответствующий запросу . Микрокоманда, выбранна аз пам ти на регистр микрокоманд 7, выполн етс полностью. По окончаНИИ выполнени текущей микрокоманды блок анализа запросов осуществл ет запись состо ни регистров и триггеров 6 в буферный регистр 8 при пошщи блока 9 управлени записью. В следующем цикле работы устройства дл обработки данных будет выполн тьс перва микроког/анда MMKponporpavMi обработки прин того запроса на обслуживание, дрес второй { микрокоманды определ тьс предыдущей первой микрокомандой , котора также блокирует работу блока-анализа запросов и блокирует изменение буферного регистра посредством соответствующего управлени блоком записи. Блокирование записи в буферный регистр осуществл етс до тех пор, пока инфорш.ци , хран ща с в буферном регистре не перепишетс через арифметико-логический блок в блок храненш данных. По окончании этой процедуры очередна выполн ема микрокош.нда, наход ща с в регистре микрокоманды, может сн ть блокировку работы блока анализа и разрешить тем самым обработку нового запроса на обслуживание. Таким образом управление моментом обработки запросов от блока ввода-вывода осуществл етс микропрограммно, причем возможна многоуровнева обработка, когда более приоритетный запрос прерывает микропрограмму обслуживани запроса более низкого пpиo ритета. По окончании выполнени микропрограммы обслуживани запроса информаци из соответствушАНХ чеек блока хранени через арифметико-логический блок передаетс в буферный регистр, а затем в блок триггеров и регистров. Управление этими передачами осуществл етс одной или несколькими микрокомандами , в зависимости от конкретиой структуры устройства дл обработки данных. На врем передачи инфop йцюi из блока хранени в блок триггеров и регистров м-икрокомандамй, осуществл ющий эту передачу,происходит также запрет работы блока анализа запросов. Нар ду с информацией о текуг щем состо нии блока триггеров и ,A known system that includes autonomous I / O devices (blocks), each of which can be either informed or stored with a storage device (RAM) through a central processing device. Each of the I / O blocks exposes one or more requests with different priority, which are analyzed by the special equipment of the processing device, and the equipment carries out the determination of the most priority request and the determination of the moment of the beginning of the processing of such a priority. tstv1Sh allocation request from a processing device address formation is carried out microinstructions Correspondingly vuyuschey dedicated request, receiving and blocking into register Inforga FIPA microinstructions from the memory address of the micro instruction ,, which was Form van in the previous cycle of operation. In this case, the microinstructions register is entered null, qi in all digits. Such a micro-command does not specify any actions in the device and thus performs an idle cycle, during which special schemes store the address of the command whose reception was blocked in the micro-register register, as well as the contents of some other registers, for example, the address of the storage block ty), which is part of the processing device. Clock signals to the main units of the device in the idle cycle are not received. A similar idle cycle is performed after the completion of the microprogram processing the request from the I / O unit, during which the additional clock cycles to the main units of the processing unit are also blocked and the address is restored - the recalled microcommand, as well as other information related to the interrupted firmware. The presence of idle cycles when switching the hardware of the information processing device from the information processing mode to the I / O request processing mode and back decreases the overall system performance, especially in the case of frequent requests. As the right one, the most frequently executed firmware of the channels is rather short (4-10 minutes), In addition, the presence of zero combinations in each field of the microcommand is like. non-working (they do not have to call control signals in the system) leads to an increase in the memory size of the microcommand and its output register. It is also known a firmware processing device, in which the address of the next microcommand is formed by the result of the execution of the current one. This allows for the operation of the device not to take into account the specifics of the triggers and registers, the state of which changes every machine cycle. These devices are characterized by the presence of a high-capacity memory of mmkrokol-nd. The purpose of the invention is to increase the speed of the device and reduce the equipment. The proposed device differs from the known ones by introducing a buffer register connected via the first input to the output of the write control unit, whose inputs are connected respectively to the BTOpowry output of the analysis unit and to the third output of the firmware control unit, the first output of the buffer register is connected to the fourth input microprogram control unit and with the input of the block of triggers and registers, the output of which is connected to the second input of the buffer register, the third input and the second output of which are connected respectively but with the release of the arithmetic unit. The drawing shows a diagram of the proposed device for data processing. The device contains an arithmetic logic unit I, an I / O unit 2, a data storage unit 3, a firmware control unit 4, a query analysis unit 5, a trigger and register unit 6, a micro-command register 7, a buffer register 8, a write control unit 9. The output of the arithmetic logic unit is connected to the input of the input-output unit 2 and the input of the data storage unit 3. The output of the I / O unit is connected to the first input of the query analysis unit 5, the second input of which is connected to the first output of the 7 Mstando register, the second output of which is connected to the first input of the microprogramming control unit 4, the second and third inputs of which are connected respectively to the output of the arithmetic logic Block I and the first Query Analysis OUTPUT. The output of the firmware control block is connected to the input of the scroll register, the first input of the buffer register 8 is connected to the output of the record control block 9, the inputs of which are connected respectively to the second output of the block, query analysis and the third output of the myrco-comaid register. The first output of the buffer register is connected to the fourth input of the microprogram control unit and to the input of the trigger block and registers, the output of which is connected to the second input of the buffer register, the third input and the second output of which are connected respectively to the input and output of the arzhmeti1 co-logic unit. A: These are connected to the outputs of the I / O unit and the output of the data storage unit. The device for processing information is working as follows: I / O blocks place service requests at any time, and each block can place one of several requests. Each request has a specific priority. A device for processing information in each cycle of its work analyzes whether there is a request for service and it allocates a top priority to them. This function is performed by the query analysis block. In some of its states, for example, all service requests can be masked in the microprogram execution of the service request processing microprogram. This can be accomplished, for example, by a special microscopic discharge. In the absence of specified requests or the presence of secured requests for information processing in the current cycle, the address of the next kscrokand is specified by the current microcommand selected for the microcommand register 7. In in case of conditional generation of the address of the next qs command, the states of registers and triggers 6 are polled. If there is an unmasked request (with the highest priority) using block 5, query analysis iruets normal a form1fovanie address of the next mikpokovandy m indicate the current microinstruction and microinstruction address generated corresponding request. The microinstruction selected from the memory to the microinstructions register 7 is fully executed. At the end of the execution of the current microcommand, the query analysis block records the status of registers and triggers 6 into the buffer register 8 at the recording control block 9. In the next cycle of the data processing unit, the first microcode / MMA MMKponporpavMi will process the received service request, the address of the second microcommand will be determined by the previous first microcommand, which also blocks the query analysis block and blocks the change of the buffer register by appropriate block control records The blocking of the record in the buffer register is carried out until the information stored in the buffer register is overwritten by the arithmetic logic unit to the data storage unit. At the end of this procedure, the next running microcount, located in the microcommand register, can unlock the operation of the analysis block and thereby allow the processing of a new service request. Thus, the time of processing requests from the I / O unit is controlled by the firmware, and multi-level processing is possible when a higher priority request interrupts the lower-priority request service firmware. At the end of the execution of the service request firmware, information from the corresponding cells of the storage unit is transmitted through the arithmetic logic unit to the buffer register and then to the trigger and register unit. These transfers are controlled by one or more micro-instructions, depending on the specific structure of the data processing device. At the time of the transfer of information from the storage unit to the trigger unit and the registers of the m-commands that perform this transfer, the operation of the query analysis unit is also prohibited. Along with information on the current state of the block of triggers and,
регистров в блоке хранени данных хранитс также адрес микроколанды прерванной микропрограммы ,the registers in the data storage unit also stores the address of the microcoland of the interrupted firmware;
Средства фиксации такого адреса и пути его передачи в блок хранени и обратно на чертеже не указаны, Управление такой передачей может осуществл тьс микропрограмшо ,The means of fixing such an address and its transmission path to the storage unit and back are not indicated in the drawing. Such a transfer can be controlled by the microprogram,
В соответствии с указанными правилами функционировани микропрограммного устройства сначала происходит восстановление адреса прерванной микpoпpoгpa мы, а в следущем цикле устройства восстановление содержимого блока триггеров и регистров, которые мен ют свое состо ние каждый цикл,In accordance with the specified rules of operation of the firmware device, the address of the interrupted microprogram is restored first, and in the next cycle of the device, the contents of the block of triggers and registers are restored, which change their state each cycle,
В предлагаемом устройстве устран етс необходимость в холостых циклах при переходе из режима обработки данных в режим обработки запросов по вводу-выводу, что позвол ет существенно увеличить общую производительность системы по сравнению с известными устройствами и подн ть пиковую (максимальную ) скорость работы блоков ввода-вывода. Затраты на дополнительно вводимое оборудование (буферный регистр, блок записи и несколько чеек в блоке хранени данных) вл ютс существенно меньшим по сравнению с известными устройствами, в которых утраиваетс или учетвер етс разр дность пам ти У жрокоманд, Создание посто нной пам ти большой разр дности (100-200 разр дов) с быстродействием , необходимым дл устройства обработки данных, заданной производительности, может оказатьс невозможным или повлечет за собой высокую стоимость устройства.The proposed device eliminates the need for idle cycles when switching from data processing mode to I / O request processing mode, which significantly increases the overall system performance compared to known devices and increases the peak (maximum) speed of the I / O units. . The cost of the additional input equipment (buffer register, recording unit, and several cells in the data storage unit) is significantly lower compared to known devices that trip the memory size of the commands, and create a permanent memory. (100-200 bits) with the speed required for a data processing device, given performance, may be impossible or entail a high cost of the device.
8eight
ПРЩМЕТ ИЗОБРЕТЕНИЯINVENTION
Устройство дл обработки информации , содержащее арифметикологический блок, соединенный с блоком ввода-вывода и блоком хранени данных, блок микропрограм .много управлени , блок анализа,An information processing device comprising an arithmetic unit connected to an input / output unit and a data storage unit, a microprogramme control unit, an analysis unit,
запросов, блок триггеров и регистров , регистр микрокоманды, причем выход блока ввода-вывода подключен к первому входу блока анализа запросов, второй входrequests, a block of triggers and registers, a microcommand register, the output of an I / O unit connected to the first input of the query analysis unit, the second input
которого соединен с первым выходом регистра микрокоманд, второй выход которого подключен к первому входу блока М1жропрограммного управлени , второй и третий входы которого соединены соответственно с выходом арифметико-логического блока и первым выходом блока анализа запросов, выход блока мшtpoпpoгpa мIiOгowhich is connected to the first output of the register of microinstructions, the second output of which is connected to the first input of the M1 control unit, the second and third inputs of which are connected respectively to the output of the arithmetic logic unit and the first output of the query analysis block, the output of the mdio unit
управлени подключен ко входу регистра микрокоманды, отличающеес тем, что, с целью повышени производительности и сокращени оборудовани , в него введен буферный регистр, соединенный по первому входу с выходом . блока управлени записью, входы которого подключены соответственно ко второму выходу блока анализа запросов и к третьег/уThe control is connected to the input of the micro-command register, characterized in that, in order to increase productivity and reduce equipment, a buffer register is connected to it that is connected to the output from the first input. write control block whose inputs are connected respectively to the second output of the query analysis block and to the third / y
выходу .блока микропрограшшрго управле нй 7 пёрвый выход буферного регистра соединен с четвертым входом блока микропрограммного управлени и со входом блока триггеров и регистров, выход которого подключен ко второму входу буферного регистра, третий вход и второй выход которого соединены соответственно с выходом и входом арифметико-логического блока.the output of the microprogrammed control unit 7, the first output of the buffer register is connected to the fourth input of the microprogrammed control unit and to the input of the trigger block and registers whose output is connected to the second input of the buffer register, the third input and the second output of which are connected respectively to the output and the arithmetic logic input block.
rQrQ
66
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1690244A SU444184A1 (en) | 1971-08-19 | 1971-08-19 | Information processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1690244A SU444184A1 (en) | 1971-08-19 | 1971-08-19 | Information processing device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU444184A1 true SU444184A1 (en) | 1974-09-25 |
Family
ID=20485733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1690244A SU444184A1 (en) | 1971-08-19 | 1971-08-19 | Information processing device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU444184A1 (en) |
-
1971
- 1971-08-19 SU SU1690244A patent/SU444184A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4394730A (en) | Multi-processor system employing job-swapping between different priority processors | |
US3789365A (en) | Processor interrupt system | |
US3478322A (en) | Data processor employing electronically changeable control storage | |
US3634830A (en) | Modular computer sharing system with intercomputer communication control apparatus | |
US4001784A (en) | Data processing system having a plurality of input/output channels and physical resources dedicated to distinct and interruptible service levels | |
US4090238A (en) | Priority vectored interrupt using direct memory access | |
US3728693A (en) | Programmatically controlled interrupt system for controlling input/output operations in a digital computer | |
US3689895A (en) | Micro-program control system | |
US3373408A (en) | Computer capable of switching between programs without storage and retrieval of the contents of operation registers | |
US3629854A (en) | Modular multiprocessor system with recirculating priority | |
US3283308A (en) | Data processing system with autonomous input-output control | |
US4318174A (en) | Multi-processor system employing job-swapping between different priority processors | |
US4056847A (en) | Priority vector interrupt system | |
US3909789A (en) | Data processing apparatus incorporating a microprogrammed multifunctioned serial arithmetic unit | |
US3706077A (en) | Multiprocessor type information processing system with control table usage indicator | |
US4197589A (en) | Operation sequencing mechanism | |
US3812475A (en) | Data synchronizer | |
US4429361A (en) | Sequencer means for microprogrammed control unit | |
US3293610A (en) | Interrupt logic system for computers | |
US4393459A (en) | Status reporting with ancillary data | |
US3238506A (en) | Computer multiplexing apparatus | |
US4152763A (en) | Control system for central processing unit with plural execution units | |
US4047245A (en) | Indirect memory addressing | |
US3778780A (en) | Operation request block usage | |
US4259718A (en) | Processor for a data processing system |