SU474807A1 - Приоритетное устройство - Google Patents
Приоритетное устройствоInfo
- Publication number
- SU474807A1 SU474807A1 SU1753986A SU1753986A SU474807A1 SU 474807 A1 SU474807 A1 SU 474807A1 SU 1753986 A SU1753986 A SU 1753986A SU 1753986 A SU1753986 A SU 1753986A SU 474807 A1 SU474807 A1 SU 474807A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- circuit
- output
- input
- node
- trigger
- Prior art date
Links
Landscapes
- Small-Scale Networks (AREA)
Description
1
Изобретение относитс к вычислительной технике, в частности к устройствам, обеспечивающим последовательность подключени абонентов-источников информации к приемнику информации (ЭВМ).
Известны приоритетные устройства дл цифровых вычислительных систем, содержащие п поразр дных логических узлов и узел управлени , состо щих из триггеров, схем И и схем И-НЕ, и схему ИЛИ, причем в каждом поразр дном логическом узле первый вход первой схемы И-ИЕ соединен с шиной запроса соответствующего абонента, выход первой схемы И - с щиной ответа данному абоненту, а выход второй схемы И - с соответствующим входом схемы ИЛИ, выход которой соединен с щиной запроса ЭВМ, щина ответа ЭВМ соединена с первыми входами первых схем И всех поразр дных логических узлов.
Известные приоритетные устройства не обеспечивают нормальное подключение абонентов- источников информации к приемнику информации в случае независимого выставлени сигналов готовности к передаче информации и сигнала готовности к приему информации , в частности, когда сигнал готовности к приему информации выставлен раньще, чем Сигналы готовности к передаче информации.
Цель изобретени - расширение функциональных возможностей известных устройств приоритета, т. е. обеспечение подключени абонентов - источников информации к приемнику информации (ЭВМ), сигналы готовкости к передаче и приему информации которых выставл ютс независимо друг от друга в асинхронном режиме.
Предлагаемое устройство отличаетс от известных тем, что в нем в каждом поразр дном логическом узле второй вход первой схемы И соединен с выходом второй схемы И и с одним входом второй схемы И-НЕ, другой вход которой соединен с выходом nepBoii схемы И-НЕ и с входом установки в «1 триггера . Нулевой выход триггера соединен с первым входом третьей схемы И-НЕ, выход которой соединен с первым входом второй схемы И, с входом четвертой схемы И-НЕ и с вторым входом первой схемы И-НЕ, а в узле управлени вход установки «I триггера соединен с выходом первой схемы И-НЕ, каждый вход которой соединен с выходом третьей схемы И-НЕ соответствующего поразр дного логического узла. Вход установки
в «О триггера соединен с выходом первой схемы И, каждый вход которой соединен с выходом второй схемы И-НЕ соответствующего поразр дного логического узла, единичный выход триггера соединен с одним входом
второй схемы И, другой вход которой соедииен с выходом второй схемы И-НЕ, каждый вход которой соединен с нулевым выходом триггера соответствующего поразр дного логического узла, ВХОД установки в «О которого соединен с единичным выходом триггера узла управлени , выход второй схемы И узла управлени соединен с вторыми входами второй схемы И и третьей схемы И-НЕ первого поразр дного логического узла, выход четвертой схемы И-НЕ каждого поразр дного логического узла, кроме п-го, соединен с вторыми входами схемы И и третьей схемы И-НЕ соседнего старшего разр да, а выход четвертой схемы И-НЕ п-го разр да соединен с шиной подключени дополнительных разр дов .
Такое выполнение позвол ет обеспечить подключение абонентов - источников информации к приемнику информации (ЭВМ) независимо от того, в какой последовательности выставл ютс сигналы готовности к передаче и приему информации.
На чертеже представлена схема приоритетного устройства.
Предлагаемое устройство содержит узел управлени 1, п поразр дных логических узлов 2 и схему ИЛИ 3. Перва схема И-НЕ узла управлени служит дл определени момента установки приоритетного устройства в исходное состо ние, а перва схема И этого узла служит в качестве сборки сигналов, которые указывают на то, что выбранный по приоритету абонент сн л свой сигнал готовности к передаче информации. Втора схема И-НЕ узла управлени служит дл определени начального момента работы приоритетного устройства, а втора схема И и триггер этого узла служат дл формировани сигнала опроса состо ни логических узлов 2.
Перва схема И-НЕ логического узла служит дл запрета прохождени сигнала готовности , поступаюш,его от абонента с высшим приоритетом в то врем , когда абонент с низшим приоритетом подключен к ЭВМ, а также дл установки триггера логического узла в единичное состо ние. Втора схема И-НЕ логического узла служит дл определени момента сн ти абонентом, подключенным к ЭВМ, своего сигнала готовности к передаче информации. Треть и четверта схемы И- НЕ логического узла служат дл организации цепи опроса состо ни триггеров этого узла. Триггер логического узла служит дл храиени сигнала готовности к передаче информации конкретного абоиента.
Перва схема И логического узла служит дл трансл ции сигнала готовности к приему информации, поступающему от ЭВМ на выбранный по приоритету абонент, а втора схема И этого узла служит дл формировани признака выбранного по приоритету абонента . Схема ИЛИ 3 служит дл передачи на ЭВМ сигнала готовности к передаче информации одного из абонентов.
Работа устройства приоритета осуществл етс по следующему правилу.
При обслуживании г-го абонента приоритетное устройство поддерживает его сигнал готовности к передаче информации (транслирует его иа ЭВМ) до конца обмена информацией между ЭВМ и абонентом, и если, например , во врем передачи информации абоненты с высшим приоритетом выставили свои сигналы готовности к передаче информации, то после обслуживани г-го абонента предпочтение в подключении на св зь с ЭВМ будет отдано абоненту с наиболее высоким приоритетом. Сигнал готовности к приему информации, поступающий от ЭВМ, устройство приоритета транслирует (через первую схему И логического узла) только тому абоненту, которому отдано предпочтение.
Работа приоритетного устройства начинаетс с момента поступлени хот бы одного сигнала готовности к передаче информации от любого абонента. К этому моменту приоритетное устройство находитс в исходном состо нии , т. е. триггер узла управлени установлен в единичное состо ние, но сигнал опроса состо ний триггеров логических узлов не распростран етс по цепи опроса (третьи и четвертые схемы И-НЕ логических узлов) до тех пор, пока хот бы один из триггеров логических узлов не будет установлен сигналом готовности к передаче информации t-ro абонента в единичное состо ние. В исходном состо нии на вторых входах первых схем И- НЕ логических узлов всегда будет установлен
положительный сигнал. При поступлении от абонентов на вход приоритетного устройства любого (одного или нескольких) из сигналов готовности к передаче информации соответствующие триггеры логических узлов устанавливаютс в единичное состо ние. Сигнал с нулевого выхода триггера логического узла поступает Через вторую схему И-НЕ узла управлени , чем разрешаетс последовательный анализ состо ни триггеров логических
узлов.
Если, например, триггер первого логического узла находитс в нулевом состо нии, то сигнал анализа состо ни триггеров, проход через третью схему И-НЕ этого узла, олокирует вход (перва схема И-НЕ узла) этого триггера и через четвертую схему И-НЕ поступает на вход анализа состо ни триггера второго логического узла. Если сигнал анализа состо ни триггеров достигает того логического узла, триггер которого установлен сигналом готовности к передаче информации соответствующего абонента в единичное состо ние , то на выходе третьей схемы И-НЕ логического узла по вл етс положительный
сигнал, который блокирует дальнейшее прохождение сигнала опроса состо ни триггеров . Сигнал с выхода второй схемы И логического узла (признак выбранного абонента по приоритету) через схему ИЛИ 3 поступает
на ЭВМ. К этому времени триггеры предыдущих логических узлов будут заблокированы сигналом анализа состо ни триггеров, а состо ни триггеров последующих логических узлов не будут анализироватьс , так как сигнал опроса состо ни триггеров до них в этом случае не доходит. Через первую схему И сигнал готовности к приему информации от ЭВМ поступает именно тому абоненту, который выбран по приоритету. Такое состо ние приоритетного устройства будет поддерживатьс до тех пор, пока выбранный абонент не снимет свой сигнал готовности к передаче информации . При сн тии абонентом сигнала готовности к передаче информации, на первом и втором входах второй схемы И-НЕ данного логического узла будут положительные сигналы . Отрицательный сигнал с выхода этой схемы через первую схему И узла управлени установит триггер этого узла в нулевое состо ние , что позволит по цепи опроса установить отрицательный уровень на входах всех логических узлов и установить триггера логических узлов в нулевое состо ние. Как только это произойдет, на входы первой схемы И- НЕ узла управлени поступ т положительные сигналы, а с выхода этой схемы отрицательный сигнал установит триггер узла управлени в единичное состо ние.
В этот момент устройство приоритета снова находитс в исходном состо нии.
Предмет изобретени
Приоритетное устройство, содержащее п поразр дных логических узлов и узел управлени , состо щих из триггеров, схем И и схем И-НЕ, и схему ИЛИ, причем в каждом поразр дном логическом узле первый вход первой схемы И-НЕ соединен с шиной запроса соответствующего абонента, выход первой схемы И - с шиной ответа данному абоненту , а выход второй схемы И-с соответствующим входом схемы ИЛИ, выход которой соединен с шиной запроса ЭВМ, шина ответа ЭВМ соединена с первыми входами первых схем И всех поразр дных логических узлов, отличающеес тем, что, с целью расширени функциональных возможностей, в каждом поразр дном логическом узле второй вход первой схемы И соединен с выходом второй схемы И и с одним входом второй схемы И-НЕ, другой вход которой соединен с выходом первой схемы И-НЕ и с входом установки Б «1 триггера, нулевой выход которого соединен с первым входом третьей схемы И-НЕ, выход которой соединен с первым входом второй схемы И, с входом четвертой схемы И-НЕ и с вторым входом первой схемы И-НЕ, а в узле управлени вход установки «1 триггера соединен с выходом первой схемы И-НЕ, каждый вход которой соединен с выходом третьей схемы И-НЕ соответствующего поразр дного логического узла , вход установки в «О триггера соединен с выходом первой схемы И, каждый вход которой соединен с выходом второй схемы И-НЕ соответствующего поразр дного логического узла, единичный выход триггера соединен с одним входом второй схемы И, другой вход которой соединен с выходом второй схемы И-НЕ, каждый вход которой соединен с нулевым выходом триггера соответствующего поразр дного логического узла, вход установки в «О которого соединен с единичным выходом триггера узла управлени , выход второй схемы И узла управлени соединен с вторыми входами второй схемы И и третьей схемы И-НЕ первого поразр дного логического узла, выход четвертой схемы И-НЕ каждого поразр дного логического узла, кроме п-го, соединен с вторыми входами схемы И и третьей схемы И-НЕ соседнего старшего разр да, а выход четвертой схемы И-НЕ п-го разр да соединен с шиной подключени дополнительных разр дов.
о5онент i1
абонент
абонент f/iL
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1753986A SU474807A1 (ru) | 1972-02-29 | 1972-02-29 | Приоритетное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1753986A SU474807A1 (ru) | 1972-02-29 | 1972-02-29 | Приоритетное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU474807A1 true SU474807A1 (ru) | 1975-06-25 |
Family
ID=20504925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1753986A SU474807A1 (ru) | 1972-02-29 | 1972-02-29 | Приоритетное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU474807A1 (ru) |
-
1972
- 1972-02-29 SU SU1753986A patent/SU474807A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4458314A (en) | Circuitry for allocating access to a demand shared bus | |
US4463445A (en) | Circuitry for allocating access to a demand-shared bus | |
US4390969A (en) | Asynchronous data transmission system with state variable memory and handshaking protocol circuits | |
US3735365A (en) | Data exchange system | |
US3456244A (en) | Data terminal with priority allocation for input-output devices | |
US3453597A (en) | Multi-station digital communication system with each station address of specific length and combination of bits | |
SU474807A1 (ru) | Приоритетное устройство | |
EP0227311A1 (en) | Data processing system in which modules logically "OR" number sequences onto control lines to obtain the use of a time shared bus | |
SU1176360A1 (ru) | Устройство дл передачи и приема информации | |
SU1564635A1 (ru) | Устройство дл сопр жени N абонентов с М ЭВМ | |
SU1282108A1 (ru) | Устройство дл сопр жени датчиков с ЭВМ | |
SU1128257A1 (ru) | Многоканальное устройство дл приоритетного подключени источников информации к общей магистрали | |
SU1198528A1 (ru) | Устройство дл обмена информацией | |
SU1566350A1 (ru) | Устройство приоритета | |
SU1096643A1 (ru) | Устройство дл приоритетного опроса | |
US5349621A (en) | Method and circuit arrangement for transmitting data blocks through a bus system | |
SU1388845A1 (ru) | Устройство дл определени экстремального числа | |
SU1084794A1 (ru) | Устройство дл обслуживани запросов в пор дке поступлени | |
SU1368883A1 (ru) | Устройство дл сопр жени вычислительных машин в многопроцессорной вычислительной системе | |
SU1130854A1 (ru) | Устройство дл ввода информации | |
SU1140122A1 (ru) | Многоканальное устройство дл обслуживани запросов в вычислительной системе | |
RU2084950C1 (ru) | Устройство для модификации адреса в цифровой сети | |
SU842791A1 (ru) | Устройство дл сравнени чисел | |
RU1798796C (ru) | Система коммутации устройств обработки информации | |
SU830488A2 (ru) | Устройство дл приема информации |