SU465717A1 - Мультивибратор - Google Patents

Мультивибратор

Info

Publication number
SU465717A1
SU465717A1 SU1811155A SU1811155A SU465717A1 SU 465717 A1 SU465717 A1 SU 465717A1 SU 1811155 A SU1811155 A SU 1811155A SU 1811155 A SU1811155 A SU 1811155A SU 465717 A1 SU465717 A1 SU 465717A1
Authority
SU
USSR - Soviet Union
Prior art keywords
capacitor
transistor
logic circuit
input
potential
Prior art date
Application number
SU1811155A
Other languages
English (en)
Inventor
Святослав Игоревич Каразин
Original Assignee
Предприятие П/Я А-3724
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3724 filed Critical Предприятие П/Я А-3724
Priority to SU1811155A priority Critical patent/SU465717A1/ru
Application granted granted Critical
Publication of SU465717A1 publication Critical patent/SU465717A1/ru

Links

Description

1
Изобретение относитс  к радиотехнике и может использоватьс  дл  формировани  импульсов .
Известен мультивибратор, содержащий соединенные в кольцо логические схемы «ИЛИ- НЕ, причем втора  логическа  схема «ИЛИ-НЕ шунтирована конденсатором.
Однако такой мультивибратор не может генерировать сигналы в ждущем режиме.
Цель изобретени  - генерирование сигнала в ждущем режиме.
Дл  этого в предлагаемом мультивибраторе выход первой логической схемы «ИЛИ-НЕ подключен к второму входу третьей логической схемы «ИЛИ-НЕ.
На фиг. 1 приведена структурна  схема предлагаемого мультивибратора; на фиг. 2 - принципиальна  электрическа  схема мультивибратора .
Мультивибратор содержит соединенные в кольцо логические схемы «ИЛИ-НЕ 1, 2 и 3. Логическа  схема «ИЛИ- НЕ 2 шунтирована конденсатором 4. Выход логической схемы «ИЛИ-НЕ 1 подключен к второму входу логической схемы «ИЛИ-НЕ 3.
Мультивибратор работает следующим образом .
В исходном состо нии выход логической схемы «ИЛИ-НЕ 3 имеет высокий потенциал , а выход логической схемы «ИЛИ-НЕ 1 - низкий. Конденсатор 4 зар жен.
Логические схемы «ИЛИ-НЕ 1 и 3 образуют статический триггер, который фиксирует исходное состо ние.
Нри подаче входного запускающего импульса отрицательной пол рности на вход 5 логическа  схема «ИЛИ-НЕ 1 переключаетс , и на ее выходе образуетс  положительный потенциал , который передаетс  на вход логической схемы «ИЛИ-НЕ 3. Другой вход логической схемы «ИЛИ-НЕ 3 имеет также положительный потенциал, так как конденсатор 4 зар жен. В этом случае на логической схеме «ИЛИ-НЕ 3 реализуетс  функци  «НЕ-И дл  положительных импульсов, и выход схемы «ИЛИ-НЕ 3 приобретает низкий потенциал , который подаетс  на вход логической схемы «ИЛИ-НЕ 1. Поэтому на ее выходе присутствует высокий потенциал. Скачок потенциала с выхода схемы «ИЛИ-НЕ 1 через конденсатор 4 передаетс  на вход схемы «ИЛИ-НЕ 3. Ток резистора 6, который в исходном состо нии тек в коллектор транзистора 7, распредел етс  между базой транзистора 8 и конденсатором 4 через эмиттер транзистора 9. Транзисторы 8 и 10 открываютс , но не насыщаютс . Почти весь ток резистора 6 течет через эмиттер транзистора 9 в конденсатор 4, перезар жа  его, и далее в транзистор
10. Кроме того, в цепь зар да добавл етс  ток транзистора 11. При увеличении этого тока возрастает напр жение на левой обкладке конденсатора 4, что приводит к увеличению базового тока транзистора 8 и большему открыванию транзисторов 8 и 10. Ток зар да увеличиваетс , напр жение на левой обкладке конденсатора 4 вновь уменьшаетс . Аналогичный процесс происходит при увеличении тока зар да конденсатора 4. Зар д конденсатора 4 осушествл етс  посто нным током, протекаюшим через резистор 6. При этом напр жение на правой обкладке конденсатора 4 понижаетс  по линейному закону. Транзистор 10 насышаетс , ток резистора 12 течет через эмиттер транзистора 13 в транзистор 10, и потенциал коллектора транзистора 14 становитс  высоким. Он подаетс  на вход логической схемы «ИЛИ-НЕ 1, и если к этому моменту прекращаетс  действие запускающего импульса, на всех входах логической схемы «ИЛИ-НЕ 1 положительный потенциал. Потенциал на левой обкладке конденсатора 4 становитс  низким (реализаци  функции «НЕ-И). Он удерживает высокий потенциал на выходе логической схемы «ИЛИ-НЕ 3 независимо от напр жени  на правой обкладке конденсатора 4 (реализаци  функции «ИЛИ).
При по влении на левой обкладке конденсатора 4 низкого напр жени  транзистор 10 закрываетс , ток резистора 12 через эмиттер транзистора 13 зар жает конденсатор 4 через транзистор 7.
При установлении на конденсаторе 4 напр жени , равного пороговому напр жению многоэмиттерного транзистора 9, схема возвращаетс  в исходное состо ние, удерживаемое статическим триггером, образуемым логическими схемами «ИЛИ-НЕ 1 и 3.
Если в момент переключени  выхода в состо ние высокого потенциала действие вход иого сигнала не закончено и на одном входе логической схемы «ИЛИ-НЕ 1 имеетс  низкий потенциал, то потенциал левой обкладки конденсатора 4 экспоненциально повышаетс 
0 приблизительно до напр жени  питани . Это происходит за счет дальнейшего зар да конденсатора 4 небольшой частью тока резистора 6 и током транзистора 11.
Высокий потенциал коллектора транзистора
5 14 удерживаетс  низким потенциалом правой обкладки конденсатора 4. Такое состо ние схемы сохран етс  до окончани  входного сигнала. После окончани  его действи  транзистор 7 открываетс , и начинаетс  перезар д
0 конденсатора 4 током резистора 12 через эмиттер транзистора 13 и открытый транзистор 7 (стади  восстановлени ). Далее все процессы повтор ютс .
Предмет изобретени 
Мультивибратор, содержащий соединенные в кольцо логические схемы «ИЛИ-НЕ, причем втора  логическа  схема «ИЛИ-НЕ шунтирована конденсатором, отличающийс  тем, что, с целью генерировани  сигнала в ждущем режиме, выход первой логической схемы «ИЛИ-НЕ подключен к второму входу третьей логической схемы «ИЛИ- НЕ.
5 0-
/| /
SU1811155A 1972-07-14 1972-07-14 Мультивибратор SU465717A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1811155A SU465717A1 (ru) 1972-07-14 1972-07-14 Мультивибратор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1811155A SU465717A1 (ru) 1972-07-14 1972-07-14 Мультивибратор

Publications (1)

Publication Number Publication Date
SU465717A1 true SU465717A1 (ru) 1975-03-30

Family

ID=20522064

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1811155A SU465717A1 (ru) 1972-07-14 1972-07-14 Мультивибратор

Country Status (1)

Country Link
SU (1) SU465717A1 (ru)

Similar Documents

Publication Publication Date Title
US2976432A (en) Stable-fast recovery transistorized multivibrator circuit
US2837663A (en) Monostable trigger circuit
US4347827A (en) Noise blanker circuit for use with electronic ignition systems or the like
GB1434640A (en) Fet circuit
US3194979A (en) Transistor switching circuit
GB1129208A (en) Time delay circuit with field effect transistor
US3660684A (en) Low voltage level output driver circuit
GB1030479A (en) A detector of pulses exceeding a predetermined length
US3624423A (en) Clocked set-reset flip-flop
SU465717A1 (ru) Мультивибратор
GB1364799A (en) Field effect transistor circuits for driving capacitive loads
US3621282A (en) Sawtooth generator with a ramp-bias voltage comparator
US3417266A (en) Pulse modulator providing fast rise and fall times
US3407313A (en) Monostable multivibrator with an auxiliary transistor in the timing circuit for broadening the output pulses
US3479529A (en) Semiconductor multivibrator
GB1270512A (en) Transistor delay circuit
US3578989A (en) Pulse width stabilized monostable multivibrator
US3530314A (en) Monostable multivibrator circuit including means for preventing variations in output pulse width
JP3033584B2 (ja) 出力回路
JPS5673921A (en) Chattering rejection circuit
US3117240A (en) Transistor inverter amplifier employing capacitor diode combination to provide synchronous output from synchronoulsy applied input
US3184607A (en) Charge gate
SU983987A1 (ru) Одновибратор
GB1107317A (en) J-k flip-flop
GB1471563A (en) Output retaining electronic circuit