SU456362A1 - Linear impedance and capacitance-time converter - Google Patents
Linear impedance and capacitance-time converterInfo
- Publication number
- SU456362A1 SU456362A1 SU1744049A SU1744049A SU456362A1 SU 456362 A1 SU456362 A1 SU 456362A1 SU 1744049 A SU1744049 A SU 1744049A SU 1744049 A SU1744049 A SU 1744049A SU 456362 A1 SU456362 A1 SU 456362A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- comparator
- input
- capacitance
- output
- voltage
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
1one
Изобретение относитс к контрольно-измерительной и преобразовательной технике.The invention relates to instrumentation and conversion technology.
Известен преобразователь сопротивлени и емкости в интервал времени, содержащий первый интегратор, соединенный со входом первого компаратора, второй интегратор, соединенный со входом второго компаратора, импульсный делитель напр жени , ключи и генератор тактовых импульсов.A known resistor and capacitance-to-time converter, comprising a first integrator connected to the input of the first comparator, a second integrator connected to the input of the second comparator, a pulsed voltage divider, keys, and a clock generator.
Относительна нестабильность срабатывани компаратора известного устройства полностью входит в погрешность измерени .The relative instability of the operation of the comparator of the known device is fully included in the measurement error.
Цель изобретени - уменьшение погрешности , обусловленной нестабильностью порога срабатывани компараторов, и устранение погрешности от нестабильности опорного напр жени первого и второго интеграторов - достигаетс благодар тому, что во врем задаюшие цепи первого и второго интеграторов включены соответственно образцовое и измер емое сопротивлени емкости, а выходы интеграторов соединены последовательно с компараторами .The purpose of the invention is to reduce the error due to the instability of the threshold for the operation of the comparators, and to eliminate the error from the instability of the reference voltage of the first and second integrators - due to the fact that during the driver circuits of the first and second integrators, the outputs of the integrators are respectively switched on connected in series with comparators.
Функциональна схема предлагаемого устройства представлена на чертеже.The functional diagram of the proposed device is shown in the drawing.
Напр жение U от источника опорного сигнала 1 одновременно подаетс на вход интегратора 2, на компарирующий вход первого компаратора 3, на сигнальный вход ключа 4 импульсного делител напр жени 5 и на компарирующий вход второго компаратора 6. Напр жение с выхода ключа 4 через усредн ющий фильтр 7 поступает на второй интегратор 8. Врем задающие цепи интеграторов 2 иThe voltage U from the source of the reference signal 1 is simultaneously applied to the input of the integrator 2, to the comparing input of the first comparator 3, to the signal input of the key 4 of the pulse voltage divider 5 and to the comparative input of the second comparator 6. The voltage from the output of the key 4 through the averaging filter 7 enters the second integrator 8. The timing of the integrator chains 2 and
8 содержат соответственно сопротивлени 9 (Ri) и 10 (Rz), конденсаторы И и 12. В частности , интеграторы 2 и 8 могут быть выполнены на базе операционных усилителей 13 и 14, как это показано на чертеже. Ключи 15, 168 contain resistors 9 (Ri) and 10 (Rz), respectively, capacitors I and 12. In particular, integrators 2 and 8 can be made on the basis of operational amplifiers 13 and 14, as shown in the drawing. Keys 15, 16
разр да конденсаторов 11 (Ci) и 12 (Со) управл ютс от генератора тактовой частоты 17. Выход компаратора 3 соединен с временным входом ключа 4 (формируемые на выходе компаратора 3 импульсы управл ют работойthe discharge of capacitors 11 (Ci) and 12 (Co) is controlled from the clock generator 17. The output of the comparator 3 is connected to the temporary input of the key 4 (the pulses generated at the output of the comparator 3 control the operation
ключа 4). В начале каждого такта (после разр да конденсаторов) ключ 4 замкнут, а ключи 15, 16 разомкнуты. Напр жение на выходе интеграторов 2 и 8 начинает возрастать по линейному закону. Когда выходное напр жение интеграторов достигает уровн компарировани и, на выходе компаратора 3 по вл етс короткий импульс (или перепад уровн напр жени ), который размыкает ключ 4, а на выходе компаратора 6 по вл етс импульсkey 4). At the beginning of each cycle (after the discharge of capacitors), key 4 is closed, and keys 15, 16 are open. The voltage at the output of integrators 2 and 8 begins to increase linearly. When the output voltage of the integrators reaches the level of comparing and a short pulse (or voltage drop) appears at the output of comparator 3, which opens key 4, and at the output of comparator 6 appears
(или перепад уровн напр жени ), фиксирующий конец формируемого интервала времени. Таким образом, ключ 4 в такте находитс в замкнутом состо нии в течение интервала времени . Импульсный делитель(or voltage level difference), fixing the end of the formed time interval. Thus, the key 4 in the cycle is in the closed state during the time interval. Impulse divider
напр жени 5 преобразует импульсы, формируемые с помощью интегратора 2 и компаратора 3, в посто нное напр жение. Фильтр 7 выдел ет посто нную составл ющую выходного напр жени на выходе ключа 4. В конце такта ключи 15 и 16, замыка сь, разр жают конденсаторы и вновь переход т в разомкнутое состо ние, а ключ 4 снова замыкаетс . Далее цикл работы устройства повтор етс .voltage 5 converts the pulses generated by the integrator 2 and the comparator 3 into a constant voltage. The filter 7 selects the DC component of the output voltage at the output of the switch 4. At the end of the cycle, the switches 15 and 16 close, discharge the capacitors and go back to the open state, and the switch 4 closes again. Further, the cycle of operation of the device is repeated.
Предмет изобретени Subject invention
Линейный преобразователь сопротивлени и емкости в интервал времени, содержащий первый интегратор, выход которого соединен со входом первого компаратора, второй интегратор , вь1ход которого соединен со входом второго компаратора, импульсный делитель напр жени , состо щий из последовательно соединенных ключа и усредн ющего фильтра.A linear converter of resistance and capacitance into a time interval containing the first integrator, the output of which is connected to the input of the first comparator, the second integrator, whose input is connected to the input of the second comparator, a pulse voltage divider consisting of a series-connected key and an averaging filter.
ключи дл разр да конденсаторов во врем задающих цеп х первого и второго интеграторов , источник опорного напр жени , соединенный со входом первого интегратора, и генератор тактовых импульсов дл управлени ключами разр да конденсаторов и дл фиксации начала интервалов времени, отличающийс тем, что, с целью повыщени точности , выход первого компаратора соединен сkeys for discharging capacitors during the master circuits of the first and second integrators, a source of reference voltage connected to the input of the first integrator, and a clock generator for controlling the keys of the discharge of capacitors and for fixing the beginning of time intervals, characterized in that higher accuracy, the output of the first comparator is connected to
временным входом ключа импульсного делител напр жени , выход которого св зан со входом второго интегратора, а источник опорного напр жени соединен с сигнальным входом ключа импульсного делител напр жени a temporary key input of a pulse voltage divider, the output of which is connected to the input of the second integrator, and the source of the reference voltage is connected to the signal input of the key of a pulse voltage divider
и с комиарирующими входами первого и второго компараторов, при этом во врем задающие цепи первого и второго интеграторов включены соответственно образцовое и измер емое сопротивлени (емкости).and with the commerce inputs of the first and second comparators, while during the driver circuits of the first and second integrators, the model and measured resistances (capacitances) are turned on, respectively.
J J
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1744049A SU456362A1 (en) | 1972-02-04 | 1972-02-04 | Linear impedance and capacitance-time converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1744049A SU456362A1 (en) | 1972-02-04 | 1972-02-04 | Linear impedance and capacitance-time converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU456362A1 true SU456362A1 (en) | 1975-01-05 |
Family
ID=20502004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1744049A SU456362A1 (en) | 1972-02-04 | 1972-02-04 | Linear impedance and capacitance-time converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU456362A1 (en) |
-
1972
- 1972-02-04 SU SU1744049A patent/SU456362A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2004032330A1 (en) | Pulse width modulation analog to digital conversion | |
US3943506A (en) | Multiple ramp digitisers | |
SU456362A1 (en) | Linear impedance and capacitance-time converter | |
US4074257A (en) | Auto-polarity dual ramp analog to digital converter | |
US3810152A (en) | Method and apparatus for conversion of a variable resistance to a time modulated signal and for analogue restoration | |
US3631467A (en) | Ladderless, dual mode encoder | |
US4847620A (en) | Clock-controlled voltage-to-frequency converter | |
GB1419656A (en) | System for converting a ratio of two input signals into a logarithmic value | |
EP0238646A1 (en) | Dual slope converter with large apparent integrator swing. | |
SU1173559A1 (en) | D.c.voltage to pulse recurrence rate converter | |
SU411630A1 (en) | ||
SU898611A1 (en) | Converter of two-polar three-element network parameters to code | |
SU718915A1 (en) | Resistance-to-time interval converter | |
SU434593A1 (en) | FOLLOWING INTEGRATING ANALOG-DIGITAL CONVERTER | |
SU575051A3 (en) | Converter of dc voltage to adjustable duration pulses | |
SU725223A1 (en) | Device for testing analogue-digit converters | |
SU473984A1 (en) | Digital infra-low frequency periodometer | |
SU547777A1 (en) | Extremum pointer | |
SU947874A1 (en) | Logarithmic a-d converter | |
SU436362A1 (en) | DEVICE FOR MULTIPLICATION AND STRESS VOLUME | |
SU822197A1 (en) | Averaging device | |
SU739557A1 (en) | Device for raising to power | |
SU1190300A2 (en) | Resistance-to-pulse frequency converter | |
SU1370756A1 (en) | Comparator | |
SU496677A1 (en) | Resistance to pulse frequency converter |