SU452003A1 - Устройство дл управл емой задержки сигналов - Google Patents
Устройство дл управл емой задержки сигналовInfo
- Publication number
- SU452003A1 SU452003A1 SU1956535A SU1956535A SU452003A1 SU 452003 A1 SU452003 A1 SU 452003A1 SU 1956535 A SU1956535 A SU 1956535A SU 1956535 A SU1956535 A SU 1956535A SU 452003 A1 SU452003 A1 SU 452003A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- signal delay
- controllable signal
- delay
- register
- variation
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Description
(54) УеГРОЙСТВО дл УПРАВЛЯЕМОЙ ЗАДЕРЖКИ СИГНАЛОВ
Пределы изменени времени задержки определ ютс параметрамиь С-звеньев и их числом, а также пределами изменени управл ющепо напр жени , которое колеблетс от величины, близкой к нулю, до значени пробивного напр жени . i
В любом случае диапазон изменени времени задержки разбиваетс на р ддискретных значений, каждому из которых соответствует код, поступающий из программного блока 5. Шаг дискретности зависит от закона, по которому взвешены рходные масштабные резисторы 8 сумматора 7. В общем случае число дискретных значений времени задержки равн етс 2 где /V - число триггеров в регистре.
Быстродействие предлагаемого устрой- ciba выше, чем ynpoTOTHiiajTaK как в св зи с тем, что отпала необходимость в I подмагиичивании индуктивных элементов,
не требуетс врем на перемагничивание их сердечников.
Предмет изобретени
Устройство дл управл емой задержки сигналов, содержащее программный блок, соединенный с регистром, линию задержки на Г-образныхьС-звень х и масштабные резисторы, отличающеес тем, что, Q цепью повышени надежности уст- ройства и сокращени потреблени энергии оно содержит сумматор, входы которого через масштабные резисторы подключены к выходам регистра, а выход -°к соответствующим выводам емкостных элементов линии задержки.
Г
Ч
I J 7
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1956535A SU452003A1 (ru) | 1973-08-17 | 1973-08-17 | Устройство дл управл емой задержки сигналов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1956535A SU452003A1 (ru) | 1973-08-17 | 1973-08-17 | Устройство дл управл емой задержки сигналов |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU452003A1 true SU452003A1 (ru) | 1974-11-30 |
Family
ID=20563750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1956535A SU452003A1 (ru) | 1973-08-17 | 1973-08-17 | Устройство дл управл емой задержки сигналов |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU452003A1 (ru) |
-
1973
- 1973-08-17 SU SU1956535A patent/SU452003A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES432681A1 (es) | Metodo y su correspondiente aparato para controlar un motor de combustion interna. | |
| JPS5316176A (en) | Nc device loaded with sequential controller | |
| SU452003A1 (ru) | Устройство дл управл емой задержки сигналов | |
| ES430955A1 (es) | Detector de tonalidad de frecuencia conmutable. | |
| ATE20378T1 (de) | Elektronisches zuendsteuerverfahren und vorrichtung fuer eine brennkraftmaschine. | |
| SU377731A1 (ru) | СПОСОБ РЕГУЛИРОВАНИЯ п-МЕРИОГО ОБЪЕКТА С ОДНИМ РЕГУЛИРУЮЩИМ ВОЗДЕЙСТВИЕМ | |
| JPS5532176A (en) | Logic comparing apparatus | |
| SU399044A1 (ru) | УСТРОЙСТВО дл УПРАВЛЕНИЯ ЗАДЕРЖКОЙ СИГНАЛОВ | |
| JPS5399143A (en) | Non-contact igniter | |
| SU540280A2 (ru) | Адаптивное устройство дл детектировани текущих параметров речи | |
| JPS5725025A (en) | Program signal generator | |
| SU790246A2 (ru) | Селектор импульсов по длительности | |
| SU501478A1 (ru) | Входное устройство многоканального анализатора | |
| SU525116A1 (ru) | Частотный интегратор | |
| ES430480A1 (es) | Perfeccionamientos en aparatos detectores de velocidad. | |
| SU577673A1 (ru) | Преобразователь кода в частоту | |
| SU432479A1 (ru) | Генератор последовательности случайных двоичных знаков | |
| SU446022A1 (ru) | Корректирующее устройство дл системы автоматического управлени | |
| JPS5382152A (en) | Sampling circuit | |
| SU866726A1 (ru) | Устройство дл задержки частотно-импульсных сигналов | |
| SU782133A1 (ru) | Устройство дл управл емой задержки сигналов | |
| JPS5713386A (en) | Microprogram controlling circuit for watch | |
| SU944098A1 (ru) | Широтно-импульсный модул тор | |
| JPS5783806A (en) | Address designating circuit for memory | |
| SU535740A1 (ru) | Устройство регулировани уровн квантовани |