SU441669A1

SU441669A1 - Digital Comparison Element

Info

Publication number: SU441669A1
Application number: SU1850260A
Authority: SU
Inventors: Михаил Алексеевич Дуда
Filing date: 1972-11-22
Publication date: 1974-08-30

Description

Изобратвниа ОТНОСИТСЯ К устройствам вычислительной техники , в частности к цифровым системам управлени .The image applies to computing devices, in particular digital control systems.

По основному авт. св. & 325706 известен цифровой элемент сравнени , содержащий р-п-р-транзисторы , резисторы и логический элемент ЙЛИ-НВ. В этом устройстве выходные шины неравенства входных сигналов соединены с выходной пшной равенства входных сигналов через логический элемент ИЖ-НЕ.According to the main author. St. & 325706 known digital element of comparison, containing pnp-transistors, resistors and logic element YLI-HB. In this device, the output buses of the inequality of the input signals are connected to the output output equality of the input signals through the logical element IL-NOT.

Существенный недостаток известного цифрового элемента сравнени состоит в небольшом быстродействии , так как сигнал на выходной шине равенства входных сигналов зависит от сигналов на выходных шинах неравенства входных гналов и определ етс временем задержки транзисторного каскада и логического элемента ШИ-A significant disadvantage of the known digital comparison element is a small speed, since the signal on the output bus of the equality of the input signals depends on the signals on the output buses of the inequality of the input glands and is determined by the delay time of the transistor stage and the logic element

Цель изобретени - повышение быстродействи устройства.The purpose of the invention is to increase the speed of the device.

Эта пель достигаетс тем,что схема ИЛИ-НЕ выполнена на вклхь ченных последовательно р-п-р транзисторах , коллекторы которых через резистор подключены к источ нику отрицательного напр жени , при этом эмиттеры указанных транзисторов подключены к входным шинам сравниваемых сигналов, а базы каждого из них подключены к базам .транзисторов цифрового элемента.This pell is achieved by the fact that the OR-NOT circuit is made on series-connected transistors, the collectors of which are connected via a resistor to a negative voltage source, while the emitters of these transistors are connected to the input buses of the compared signals, and the bases of each they are connected to the bases of the transistors of the digital element.

Изобретение по сн етс чертежом .The invention is illustrated in the drawing.

Цифровой элемент сравнени содер шт р-а-р-транзисторы 1-4 и резисто|« 5-II.The digital comparison element contains pcA-transistors 1-4 and resistivity | "5-II.

Устройство работает следующим образом.The device works as follows.

На входы источников 12 и 13 сравниваемых сигналов в соответствии с сравниваемыми числами могут поступать в различной комбинаLThe inputs of the sources 12 and 13 of the compared signals in accordance with the compared numbers can come in different combinationL

ц н отрицательный и нудавой потенциалы .cn negative and boring potentials.

Бели, например, на входы источников 12 и 13 сравниваемых сигналов поступают одинаковые нулевые или единичные потенциалы,Beli, for example, the inputs of sources 12 and 13 of the compared signals receive the same zero or unit potentials,

то на выходной шине 14, подключенной к общей коллекторной нагрузке II транзисторов I и 2, по вл етс сигнал равенства входных сигналов, then on the output bus 14 connected to the common collector load II of the transistors I and 2, an equal signal of the input signals appears,

В том случае, если на входыIn the event that the inputs

источников сравниваемых сигналовsources of compared signals

поступают неодинаковые нулевой и единичный потенциалы, то на одной из выходных пшн 15 или 16, подключенных к коллекторным нагрузочным оэзисторам 9 и 10 транзисторов 3 и 4, соответственно, по вл етс сигнал неравенства входных сигналов.When unequal zero and single potentials arrive, then one of the output psn 15 or 16 connected to the collector load resistors 9 and 10 of the transistors 3 and 4, respectively, appears to signal an inequality of the input signals.

В случае, если на входы источников 12 а 13 поступают нулевой и единичный потенциалы, соответственно , то на выходной шне 16, подключенной к коллекторному Hiarpyзочному резистору 10 транзистора 4 по вл етс сигнал, означащий, что сигнал на входе источника 13If the inputs of the sources 12 and 13 are supplied with zero and single potentials, respectively, then a signal appears at the output bus 16 connected to the Hiarpyz collector resistor 10 of transistor 4, which means that the signal at the input of the source 13

больше сигнала на входе источника 12,more signal at the input of source 12,

Если на входах источников 12 и 13 - единичный и нулевой потенциалы . соответственно,|то на выходной шине 15, подключенной к коллекторному нагрузочнолау резистору 9 транзистора 3, по вл етс сигнал, означащий, что сигнал на входе источника 12 больше сигнала на входе источника 13,If at the inputs of sources 12 and 13 - single and zero potentials. accordingly, a signal appears on the output bus 15 connected to the collector load resistor 9 of transistor 3, meaning that the signal at the input of source 12 is greater than the signal at the input of source 13,

ПРЩМВТ ИЗОБРЕТЕНИЯPRINTERS INVENTIONS

Цифровой элемент сравнени по авт. св. 325706, отличающийс твА1, что, с целью повышении его быстродействи , схема ШШ-НВ выполнена на вклвченных оследовательно р-л-ртранзисторах , коллекто|а1 которыхDigital Comparison Element Auth. St. 325706, which differs from tАА1, that, in order to increase its speed, the SH-HB scheme is performed on successively p-l-transistors, the collector | a1 of which

через резистор подключены к источнику отрицательного напр жени , при этом эмиттеры указанных транзисторов подключены к входным шинам сравниваемых сигналов, а базы каждого из них подключены к базамthrough a resistor connected to a source of negative voltage, while the emitters of these transistors are connected to the input buses of the compared signals, and the bases of each of them are connected to the bases

транзисторов цифрового элемента.digital element transistors.