SU441570A1 - Square root extractor - Google Patents
Square root extractorInfo
- Publication number
- SU441570A1 SU441570A1 SU1847803A SU1847803A SU441570A1 SU 441570 A1 SU441570 A1 SU 441570A1 SU 1847803 A SU1847803 A SU 1847803A SU 1847803 A SU1847803 A SU 1847803A SU 441570 A1 SU441570 A1 SU 441570A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- adder
- voltage
- square root
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретение относитс к области автоиатики и вычислительной техники.This invention relates to the field of auto-asian and computer technology.
Известно устройство дл извлечени квадратного корн из сушш квадратов двух величин, содержащее два блока выделени модул , выходы которых подключены к первому и второму входам трехвходового сумматора, и блок выделени наибольшего напр жени , выход которого подсоединен к третьему входу сумматора.A device is known for extracting the square root of the dried squares of two quantities, comprising two modules for separating a module, the outputs of which are connected to the first and second inputs of a three-input adder, and a block for selecting the highest voltage, the output of which is connected to the third input of the adder.
Такое устройство обеспечивает приближенное вычисление функции вида Z ,Such a device provides an approximate calculation of a function of the form Z,
В практике часто требуетс реализаци функции вида In practice, it is often required to implement a function of the form
т.е. бывает необходимо устройство дл извлечени квадратного корн из разности квадратов двух величин .those. it may be necessary to have a device for extracting the square root of the difference of the squares of two quantities.
Цель изобретени - расширение класса решаемых задач. The purpose of the invention is the expansion of the class of tasks.
Это достигаетс тем, что сданThis is achieved by surrendering
вход блока выделени наибольшего напр жени подключен к выходу одного из блоков выделени модул , а другой вход - к выходу трехвходового сумматора.the input of the voltage selector unit is connected to the output of one of the selection modules of the module, and the other input is connected to the output of the three-input adder.
На чертеже изображена схема предлагаемого устройства.The drawing shows a diagram of the proposed device.
Выход I сумматора 2 соединен с входом 3 блока 4 выделени наибольшего напр жени , второй вход Ь блока выделени наибольшего напр жени - с входом б сумматора и с выходом 7 блока 8 выделени модул входного сигнала. Выход 9 блока выделени наибольшего напр жени св зан с входом 10 сумматора .The output I of the adder 2 is connected to the input 3 of the allocation unit 4 of the highest voltage, the second input B of the selection block of the highest voltage is connected to the input b of the adder and with the output 7 of the selection unit 8 of the input signal module. The output 9 of the highest voltage selection unit is connected to the input 10 of the adder.
Выход II блока 12 выделени модул подключен к входу 13 сумматора , причем модуль входного сигнала имеет отрицательную, по сравнению с вторым входным и выходным сигналами, пол рность,The output II of the module 12 allocation module is connected to the input 13 of the adder, and the input signal module has a negative, compared with the second input and output signals, polarity,
Ппи подаче на входн 1,Т5 аапр жени иг , на входы 16,17 напр жени Uy С выхода сумиатора снииаето напр женив Ux KiU2-K2U4 Напр жение Ux поступает также на вход 3 блока выделени наибольшего напр жени . Больший из сигналов и или Uy подаетс на вход 10 -сумматора и с коэффициентом передачи Кэ суммируетс с сигналами. При этом напр жение на вщсоде сумматора (при тэавенстве масштабов входных и выходных величин) равно Ux-KiUi-KzUy-KsUxприх у Ux KiUz-KjUy-K Uijприу х что соответствует приближенному решению выражени Коэффициенты Кт,Кр и Кт выбирают из уплови минимизации ошибки При Кг 2,76; Кр - I; Кз Т,68 методическа погрешность реализации уравнени не превышает 10%, Предлагаемое устройство ио ет примен тьс в аналоговой технике и в устройствах автома ки при решении задач преобразовани коопдинат , определении составл ющих вектора , определении вещественной и мнимой частей комплексных чисел и т.д. . . ПРЕДМЕТ ИЗОБРЕТЕНИЯ Устройство дл извлечени квадратного корн , содержащее два блока выделени модул , выходы которых подк; 1ючены к первому и второму входам трахвходового сумматора, и блок выделени наибольшего напр жени , выход которого подключен к третьему входу трахвходового сумматора , отличающеес тем, что, с целью расширени класса шаемых задач, один вход блока выделени наибольшего напр жени подключен к выходу одного из блоков выделени модул , а другой вход к выходу трехвходового сумматора.Phi supply to input 1, T5 voltage, to inputs 16.17 of voltage Uy From the output of the voltage cooler, the voltage Ux KiU2-K2U4 The voltage Ux is also fed to the input 3 of the voltage isolation unit. The larger of the signals and or Uy is fed to the input of the 10 summator and is summed with the signals with the transfer coefficient Ke. At the same time, the voltage on the transmitter's adder (at the scale of input and output values) is Ux-KiUi-KzUy-KsUx and Ux KiUz-KjUy-K Uijpoox, which corresponds to an approximate solution of the expression Coefficients Kt, Kp and Kt are chosen from the minimization of the error. Kg 2.76; CR - I; Cs T, 68 methodical error in the implementation of the equation does not exceed 10%. The proposed device is used in analogue technology and in automatics devices in solving problems of converting co-coordinates, determining the vector components, determining the real and imaginary parts of complex numbers, etc. . . SUBJECT OF THE INVENTION A device for extracting a square root, comprising two modules for separating a module, the outputs of which are under; 1 to the first and second inputs of the traction input adder, and the highest voltage selection unit, the output of which is connected to the third input of the traction input adder, characterized in that, in order to expand the class of tasks, one input of the maximum voltage selection unit is connected to the output of one of the blocks allocation module, and another input to the output of the three-input adder.
N il t-lN il t-l
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1847803A SU441570A1 (en) | 1972-11-21 | 1972-11-21 | Square root extractor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1847803A SU441570A1 (en) | 1972-11-21 | 1972-11-21 | Square root extractor |
Publications (1)
Publication Number | Publication Date |
---|---|
SU441570A1 true SU441570A1 (en) | 1974-08-30 |
Family
ID=20532511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1847803A SU441570A1 (en) | 1972-11-21 | 1972-11-21 | Square root extractor |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU441570A1 (en) |
-
1972
- 1972-11-21 SU SU1847803A patent/SU441570A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880006617A (en) | Right angle conversion handler | |
US3987292A (en) | Discrete Fourier transform via cross correlation charge transfer device | |
JPS5345949A (en) | Arithmetic unit for n-point discrete fourier conversion | |
SU441570A1 (en) | Square root extractor | |
JPS5633734A (en) | Divisor conversion type high-speed division system | |
KR840008859A (en) | Photodiode Array Device Arranged in Matrix | |
SE8207325D0 (en) | Digital Filter | |
JPS5763985A (en) | Processing circuit of chroma signal | |
JPS55151279A (en) | Digital beam former | |
SU424168A1 (en) | DEVICE FOR EXTRACTING SQUARE ROOT FROM THE SUM OF SQUARES OF TWO STRESSES | |
SU503255A1 (en) | Square root extractor | |
SU666535A1 (en) | Arrangement for computing walsh transform coefficients | |
GB976620A (en) | Improvements in or relating to multiplying arrangements for digital computing and like purposes | |
SU796864A1 (en) | Optical reading-out head | |
JPS5447688A (en) | Digital circuit | |
SU1674162A1 (en) | Analog computing device | |
JPS5663649A (en) | Parallel multiplication apparatus | |
SU470818A1 (en) | Device for extracting the root of the sum of squares | |
SU900295A1 (en) | Device for determination of correlation function decomposition coefficients according to orthonormalized basic function system | |
SU381078A1 (en) | CORRELATION SIGNAL DETECTOR | |
JPS5748141A (en) | Address conversion system | |
SU1566377A1 (en) | Device for determining quadrature components of harmonic signal | |
SU1183991A1 (en) | Function generator | |
SU1363192A1 (en) | Adding-subtracting device | |
JPS54134678A (en) | Effective value measuring apparatus |