SU424168A1 - DEVICE FOR EXTRACTING SQUARE ROOT FROM THE SUM OF SQUARES OF TWO STRESSES - Google Patents
DEVICE FOR EXTRACTING SQUARE ROOT FROM THE SUM OF SQUARES OF TWO STRESSESInfo
- Publication number
- SU424168A1 SU424168A1 SU1833983A SU1833983A SU424168A1 SU 424168 A1 SU424168 A1 SU 424168A1 SU 1833983 A SU1833983 A SU 1833983A SU 1833983 A SU1833983 A SU 1833983A SU 424168 A1 SU424168 A1 SU 424168A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- squares
- sum
- square root
- stresses
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1one
Изобретение относитс к области автоматики и вычислительной техники.The invention relates to the field of automation and computing.
Известно устройство дл извлечени квадратного корн из суммы квадратов двух величин , представленных напр жени ми. Оно содержит блоки выделени модулей входных напр жений и сумматор, коэффициенты передачи которого со входов мен ютс в зависимости от соотношени входных напр жений. Такое устройство обеспечивает вычисление квадратного корн по приближенному уравнению:A device for extracting the square root of the sum of the squares of two quantities represented by stresses is known. It contains the allocation modules of the input voltage modules and the adder, the transfer ratios of which from the inputs vary depending on the ratio of the input voltages. Such a device provides the square root calculation by an approximate equation:
вых + у 0,96 и + 0,4 i/, output + 0.96 and + 0.4 i /,
Недостатком такого устройства вл етс то, что сравнение входных напр жений и управление коэффициентами передачи сумматора осуществл ет пол ризованное реле, вследствие чего известное устройство имеет низкое быстродействие, невысокие точность и надежность работы.The disadvantage of such a device is that the comparison of the input voltages and the control of the transfer coefficients of the adder is carried out by a polarized relay, as a result of which the known device has a low speed, low accuracy and reliability of operation.
Целью изобретени вл етс повышение быстродействи и точности работы устройства .The aim of the invention is to improve the speed and accuracy of the device.
Эти цели достигаютс за счет того, что в состав устройства входит блок выделени These goals are achieved due to the fact that the device includes an allocation unit
наибольшего нанр жени , входы которого подключены к выходам блоков выделени модулей , подключенным к первому и третьему входам трехвходового сумматора, а выход соединен со вторым входом сумматора.the highest voltage whose inputs are connected to the outputs of the module allocation units connected to the first and third inputs of the three-input adder, and the output connected to the second input of the adder.
На чертеже показана схема предложенного устройства.The drawing shows a diagram of the proposed device.
Устройство содержит блоки 1 и 2 выделени модулей входных напр жений Ux и Uy, выходы которых 3 и 4 подключены ко входам 5 и 6 сумматора 7. К выходам б.токов выделени модулей подключены входы 8 и 9 блока 10 выделени наибольшего напр жени , выходThe device contains blocks 1 and 2 of the allocation of modules of input voltages Ux and Uy, the outputs of which 3 and 4 are connected to the inputs 5 and 6 of the adder 7. To the outputs of the current of the selection of the modules are connected inputs 8 and 9 of the block 10 of the allocation of the highest voltage, output
11 которого подключен ко входу 12 сумматора; 13 - выход устройства; 14, 15 - вход Ux, 16, 17 - вход U,j.11 which is connected to the input 12 of the adder; 13 - device output; 14, 15 - input Ux, 16, 17 - input U, j.
Блоки 1 и 2 выделени модулей содержат диоды, соединенные выпр мительным .мостом.The modules 1 and 2 for the allocation of modules contain diodes connected by a rectifier bridge.
Блок 10 выделени наибольшего напр жени содержит два диода, аноды которых соединены со входами узла, а катоды соединены между собой и с выходом узла. Коэффициенты передачи сумматора со входов 5 и 6 равныThe highest voltage isolation unit 10 comprises two diodes, the anodes of which are connected to the inputs of the node, and the cathodes are connected to each other and to the output of the node. The transfer coefficients of the adder from inputs 5 and 6 are equal
0,398. Коэффициент передачи со входа 12 равен 0,562.0.398. The transmission coefficient from input 12 is 0.562.
Нредложенное устройство обеспечиваетThe proposed device provides
определение квадратного корп из суммыsquare bldg determination
квадратов двух напр жений по приближенным формулам, дающим 4%-ное приближение:squares of two voltages according to approximate formulas, giving a 4% approximation:
вых - 0,398 (U., + f/y) + 0,562 и при U f/,,output - 0.398 (U., + f / y) + 0.562 and at U f / ,,
иand
f/вых 0,398 (U + Ц,) + 0,562 и у при , f/.f / o 0.398 (U + C,) + 0.562 and y with, f /.
Блоки 1 и 2 выделени модулей обеспечивают получепие на выходах 3 и 4 напр жений, пропорпиональных модул м входных напр жений при знакопеременных U и U,,. Напр жени , соответствующие модул м входных сигналов, поступают на входы 5 и 6 сумматора 7 и суммируютс с коэффипиентом 0,398, вырабатыва тем самым одно слагаемое формулы:The modules 1 and 2 of the module allocation provide the receiving power at the outputs of the 3 and 4 voltages, proportional to the moduli of the input voltages with alternating U and U. The voltages corresponding to the modules of the input signals are fed to the inputs 5 and 6 of the adder 7 and summed with a coefficient of 0.398, thereby producing one term of the formula:
0, + 0, 0,398 (U., + U).0, + 0, 0.398 (U., + U).
Блок 10 выделени наибольщего напр жени -производит сравнение модулей входных напр жений, поступающих на его входы 8 и 9. Напр жение, -больщее по модулю, с выхода 11 блока поступает на вход 12 сумматора 7, имеющий коэффициент передачи 0,562. Тем самым вырабатываетс второе слагаемое формулы:The highest voltage isolation unit 10 compares the modules of the input voltages arriving at its inputs 8 and 9. The voltage is modulo, from the output 11 of the block, to the input 12 of the adder 7, having a transfer ratio of 0.562. This produces the second term of the formula:
0,562i/ при 0,, при t/y.0.562i / at 0 ,, at t / y.
На выходе 13 устройства вырабатываетс напр жение, пропорциональное сумме квадратов напр жений, поступающих на входы 14, 15 и 16, 17 устройства.The output device 13 produces a voltage proportional to the sum of the squares of the voltages supplied to the inputs 14, 15 and 16, 17 of the device.
Предложенна схема устройства позвол ет повысить быстродействие, точность и надежность устройства. Повышенное быстродействие необходимо при обработке быстро измен ющихс аналоговых сигналов. Такие задачи возникают при вычислении модул вектора по его проекци м, при определении сторон треугольника , Б результате преобразовани координат и т. п.The proposed circuit of the device allows to increase the speed, accuracy and reliability of the device. Improved speed is needed when processing fast changing analog signals. Such tasks arise when calculating the modulus of a vector from its projections, when determining the sides of a triangle, B as a result of coordinate transformation, etc.
Предмет изобретени Subject invention
Устройство дл извлечени квадратного корн из суммы квадратов двух напр жений, содержащие два блока выделени . модулей, выходы которых подключены- к первому и третьему входу трехвходового сумматора, отличающеес тем, что, с целью повыщени быстродействи и точности работы, оно содерл ит блок выделени наи-больщего напр жени , входы которого подключены к выходам блоков выделени модулей, а выход соединен со вторым входом трехвходового сумматора.A device for extracting the square root of the sum of the squares of two stresses containing two blocks of selection. modules whose outputs are connected to the first and third inputs of a three-input adder, characterized in that, in order to increase speed and accuracy of operation, it contains the highest-voltage extraction block, the inputs of which are connected to the outputs of the module allocation blocks, and the output is connected with the second input of the three-input adder.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1833983A SU424168A1 (en) | 1972-10-02 | 1972-10-02 | DEVICE FOR EXTRACTING SQUARE ROOT FROM THE SUM OF SQUARES OF TWO STRESSES |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1833983A SU424168A1 (en) | 1972-10-02 | 1972-10-02 | DEVICE FOR EXTRACTING SQUARE ROOT FROM THE SUM OF SQUARES OF TWO STRESSES |
Publications (1)
Publication Number | Publication Date |
---|---|
SU424168A1 true SU424168A1 (en) | 1974-04-15 |
Family
ID=20528581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1833983A SU424168A1 (en) | 1972-10-02 | 1972-10-02 | DEVICE FOR EXTRACTING SQUARE ROOT FROM THE SUM OF SQUARES OF TWO STRESSES |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU424168A1 (en) |
-
1972
- 1972-10-02 SU SU1833983A patent/SU424168A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU424168A1 (en) | DEVICE FOR EXTRACTING SQUARE ROOT FROM THE SUM OF SQUARES OF TWO STRESSES | |
GB1336237A (en) | Vector analysers for ascertaining the phase angle of a vector | |
US4543641A (en) | Multiplication device using multiple-input adder | |
JPS54101633A (en) | Binomial vector multiplier circuit | |
Kucherov et al. | A high-speed residue-to-binary converter based on approximate Chinese Remainder Theorem | |
SU503255A1 (en) | Square root extractor | |
SU441570A1 (en) | Square root extractor | |
SU442487A1 (en) | Device for extracting the square root of the sum of the squares of two voltages | |
SU800989A1 (en) | Device for determining number rank | |
SU470818A1 (en) | Device for extracting the root of the sum of squares | |
SU1309050A1 (en) | Device for transforming polar coordinates to rectangular coordinates | |
SU686034A1 (en) | Multichannel digital smoothing device | |
SU1024912A1 (en) | Device for computing function z-sqrt(x 2 + y 2) | |
SU638961A1 (en) | Multiplier | |
SU1411774A1 (en) | Device for optimized solving of systems of linear inequalities | |
SU521563A1 (en) | Device for converting binary code with scaling | |
SU491129A1 (en) | Device for raising binary numbers to the third degree | |
SU415673A1 (en) | ||
SU410415A1 (en) | ||
JPH0374530B2 (en) | ||
SU1518824A1 (en) | Device for picking optimized solutions | |
SU796864A1 (en) | Optical reading-out head | |
SU405112A1 (en) | DEVICE FOR ALLOCATION OF AVERAGE VALUE | |
SU1137485A1 (en) | Analog computing device | |
SU501369A1 (en) | Multichannel measuring system |