SU381078A1 - CORRELATION SIGNAL DETECTOR - Google Patents
CORRELATION SIGNAL DETECTORInfo
- Publication number
- SU381078A1 SU381078A1 SU1705410A SU1705410A SU381078A1 SU 381078 A1 SU381078 A1 SU 381078A1 SU 1705410 A SU1705410 A SU 1705410A SU 1705410 A SU1705410 A SU 1705410A SU 381078 A1 SU381078 A1 SU 381078A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- integrators
- input
- signals
- inputs
- Prior art date
Links
Description
1one
Изобретение относитс к области специализированных средств аналоговой вычислительной техники, примен емой дл приемных устройств .The invention relates to the field of specialized analog computing equipment used for receiving devices.
Известны устройства аналогичного назначени , содержащие пороговое устройство, интеграторы и сумматор.Devices of a similar purpose are known, comprising a threshold device, integrators and an adder.
Однако характеристики такого обнаружител завис т от параметров входного сигнала.However, the characteristics of such a detector depend on the parameters of the input signal.
Целью изобретени вл етс устранение этого недостатка.The aim of the invention is to eliminate this disadvantage.
Предложенное устройство отличаетс тем, что в нем входы перемножителей соединены с источниками входного и опорных сигналов через ограничители, а выходы интеграторов подключены к сумматору через схемы выделени модул .The proposed device is characterized in that in it the inputs of the multipliers are connected to the sources of the input and reference signals through limiters, and the outputs of the integrators are connected to the adder via the allocation circuit of the module.
Блок-схема устройства показана на чертеже.The block diagram of the device shown in the drawing.
Устройство содержит входные ограничители /-3 (знаковые схемы), подключенные между входами блоков умножени 4, 5 н источниками входных сигналов и 5, 7 интеграторы, входы которых подсоединены к выходам блоков умножени 4, 5. Входы схем выделени модул 8, 9 подключены к выходам интеграторов, а их выходы соединены с входами сумматора 10, выход которого соединен со входом порогового устройства 11.The device contains input limiters / -3 (signed circuits) connected between the inputs of multipliers 4, 5 n input sources and 5, 7 integrators, whose inputs are connected to the outputs of multipliers 4, 5. The inputs of the allocation circuits module 8, 9 are connected to the outputs of the integrators, and their outputs are connected to the inputs of the adder 10, the output of which is connected to the input of the threshold device 11.
Устройство работает следующим образом.The device works as follows.
Входной сигнал y(t) и опорные сигналыInput signal y (t) and reference signals
Л-1 А-СОЗ(ОоН(р.х(0 и X2 X&m(a(it+(fx(t)L-1 A-POP (OH (rx (0 and X2 X & m (a (it + (fx (t)
подаютс через ограничители 1-3 на входы блоков 4, 5, на выходах которых получаютс произведени сигналов знаков соответствующих сигналов. Сигналы с выходов перемножителей подаютс на интеграторы 6, 7, которые производ т выделение посто нной составл ющей из сигналов перемножителей в зависимости от фазовых соотношений сигналов входного и опорных сигналов. Пол рность сигнала на выходах интеграторов может быть различной. Дл устранени этого влени выходы интеграторов б, 7 подключены к схемамsupplied through the limiters 1-3 to the inputs of the blocks 4, 5, the outputs of which are the product of signals of the signs of the corresponding signals. The signals from the multiplier outputs are fed to integrators 6, 7, which produce a constant component separation from the multiplier signals depending on the phase relationships of the input and reference signals. The polarity of the signal at the outputs of the integrators may be different. To eliminate this phenomenon, the outputs of integrators b, 7 are connected to the circuits.
выделени модул 8, 9, которые превращают отрицательные сигналы на выходах интеграторов в положительные, а цолол ительные сигналы оставл ют без изменени . Выходы устройств 8, 9 подсоединены к сумматору 10, который устран ет чувствительность коррел ционного обнаружител к фазе входного сигнала .modules 8, 9, which turn negative signals at the outputs of the integrators into positive ones, and the solid signals are left unchanged. The outputs of the devices 8, 9 are connected to the adder 10, which eliminates the sensitivity of the correlation detector to the phase of the input signal.
Пороговое устройство // вл етс решающим , выдава сигнал на своем выходе только в случае, если сигнал на выходе сумматора 10 превыщает заданный порог, что обусловлено наличием одинаковых составл ющих по частоте в сигналах во входном и опорных сигналах .The threshold device // is decisive, issuing a signal at its output only if the signal at the output of the adder 10 exceeds a predetermined threshold, which is due to the presence of the same frequency components in the signals in the input and reference signals.
Предмет изобретени Subject invention
Коррел ционный обнаружитель сигналов, содержащий блоки умножени , соединенные с инггеграторами, и сумматор, подключенный к пороговому устройству, отличающийс тем, что, ,с целью устранени зависимости характеристик обнаружител от параметров входногоA correlation signal detector containing multiplying units connected to the integrators and an adder connected to a threshold device, characterized in that, in order to eliminate the dependence of the characteristics of the detector on the input parameters
сигнала, он содержит три ограничител и две схемы выделени модул ; выход первого ограничител подключен к первым входам двух блоков умножени , вторые входы которых соединены через второй и третий ограничители с источниками опорных сигналов; выходы интеграторов подключены к сумматору через схемы выделени модул .signal, it contains three limiters and two modular selection schemes; the output of the first limiter is connected to the first inputs of two multiplication units, the second inputs of which are connected via the second and third limiters to the sources of the reference signals; the integrator outputs are connected to the adder via the allocation circuit of the module.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1705410A SU381078A1 (en) | 1971-10-13 | 1971-10-13 | CORRELATION SIGNAL DETECTOR |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1705410A SU381078A1 (en) | 1971-10-13 | 1971-10-13 | CORRELATION SIGNAL DETECTOR |
Publications (1)
Publication Number | Publication Date |
---|---|
SU381078A1 true SU381078A1 (en) | 1973-05-15 |
Family
ID=20490314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1705410A SU381078A1 (en) | 1971-10-13 | 1971-10-13 | CORRELATION SIGNAL DETECTOR |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU381078A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2552534C1 (en) * | 2014-03-26 | 2015-06-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Тихоокеанский государственный университет" | Method of processing hydroacoustic noise-like phase-shift keyed signals |
-
1971
- 1971-10-13 SU SU1705410A patent/SU381078A1/en active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2552534C1 (en) * | 2014-03-26 | 2015-06-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Тихоокеанский государственный университет" | Method of processing hydroacoustic noise-like phase-shift keyed signals |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3404229A (en) | System for reducing phase distortion in the phase reference signals of a multichannel phase-shift data system | |
SU381078A1 (en) | CORRELATION SIGNAL DETECTOR | |
ES383528A1 (en) | Device for converting two magnitudes into a number of pulses proportional to the integral of their product | |
US3197625A (en) | Cross correlator | |
JPS54101633A (en) | Binomial vector multiplier circuit | |
US2805021A (en) | Electronic analogue multiplier | |
US3348126A (en) | Phase rate compensator | |
SU1103244A1 (en) | Low-frequency signal multiplier | |
SU401995A1 (en) | ADDER | |
SU389516A1 (en) | FREQUENCY-PULSE DIFFERENTIATING DEVICE | |
RU2653140C1 (en) | Accelerometer | |
SU1003112A1 (en) | Device for simulating non-gaussian noise | |
SU674189A1 (en) | Frequency multiplier | |
SU377800A1 (en) | DEVICE FOR MULTIPLICATION OF SIGNALS | |
SU437093A1 (en) | Rectangular-to-polar converter | |
SU612248A1 (en) | Digital transversal filter | |
JPS5484964A (en) | Detector of amplitude-modulated wave | |
SU386403A1 (en) | ALL-UNION | |
SU860287A1 (en) | Digital filter | |
SU566381A1 (en) | Communication channel monitoring device | |
SU890394A1 (en) | Priority unit | |
SU361438A1 (en) | DEVICE FOR AUTOMATIC FINISH | |
JPS5938614B2 (en) | pulse multiplier | |
SU491108A1 (en) | Pulse signal analyzer | |
SU479258A1 (en) | Binary-decimal counter |