SU437193A1 - Дифференциальный усилитель - Google Patents

Дифференциальный усилитель

Info

Publication number
SU437193A1
SU437193A1 SU1827869A SU1827869A SU437193A1 SU 437193 A1 SU437193 A1 SU 437193A1 SU 1827869 A SU1827869 A SU 1827869A SU 1827869 A SU1827869 A SU 1827869A SU 437193 A1 SU437193 A1 SU 437193A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistors
transistor
circuit
collector
input
Prior art date
Application number
SU1827869A
Other languages
English (en)
Inventor
Вадим Викторович Меер
Владимир Иванович Нестеров
Ирина Викторовна Баскакова
Original Assignee
Особое Конструкторское Бюро Вычислительной Техники Рязанского Радиотехнического Института
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Особое Конструкторское Бюро Вычислительной Техники Рязанского Радиотехнического Института filed Critical Особое Конструкторское Бюро Вычислительной Техники Рязанского Радиотехнического Института
Priority to SU1827869A priority Critical patent/SU437193A1/ru
Application granted granted Critical
Publication of SU437193A1 publication Critical patent/SU437193A1/ru

Links

Landscapes

  • Amplifiers (AREA)

Description

Изобретение относитс  к усилител м и может быть использовано в линейных микросхемах .
Известен дифференциальный усилитель с симметричным входом и несимметричным выходом , 1содержащий входной дифференциальный каскад, выполненный на полевых транзисторах , в общей цепи истоков которых включен источник тока, а в цепи стоков последовательно -по посто нному току - нерва  динамическа  нагрузка на полевых транзисторах с объединенными затворами, в цепи стоков которых включена втора  динамическа  нагрузка .на транзисторах с объединенными база .ми, причем между местом соединени  затворов и местом соединени  баз транзисторов динамических нагрузок включен эмиттерный повторитель, база которого подключена к коллектору одного из транзисторов второй динамической -нагрузки, а коллектор другого транзистора упом нутой нагрузки подключен к базе транзистора эмиттерного повторител  выходного каскада.
Однако известный дифференциальный усилитель характеризуетс  большой чувствительностью статического уровн  сигнала на выходе к разбросу напр жени  отсечки полевых транзисторов и плохой нагрузочной способностью усилител , обусловленных нестабильностью режима работы.
Целью изобретени   вл етс  стабилизаци  режима работы усилител .
Это достигаетс  тем, что коллектор эмиттерного повторител  выходного каскада нодключен к коллектору эмиттерного повторител  входного каскада, а в цепи коллектора и эмиттера эмиттерного повторител  .выходного каскада последовательно по посто нному току включены транзисторы динамических нагрузок , базы которых подключены соответствеино к общей цепи истоков транзисторов входното дифференциального каскада и через цепь из последовательно соединенных транзистора в диодном включении и резистора к месту соединани  без транзисторов второй динамической нагрузки.
Изобретение по сн етс  принципиальной схемой. Дифференциальный усилитель с симметричным входом и несим,метричным выходом содержит входной дифференциальный каскад на полевых транзисторах 1, 2, в общей цепи истоков которых включен источник 3 тока смещени , а в цепи стоков последовательно по посто нному току - перва  динамическа  нагрузка на полевых транзисторах 4, 5 с объедине.нным.и затворами, в цени стоков которых включена втора  динамическа  нагрузка на транзисторах 6, 7 с объединенными базами, эмиттерный повторитель входного
каскада на транзисторе 8, эмиттерный новторитель выходного каскада на транзисторе 9, в цепи коллектора и эмиттера которого последовательно то посто нному току включены транзисторы 10 и II динамических нагрузок соответственно, а также транзистор 12 в диодном включении, резисторы 13, 14 и 15. Между местом соединени  затворов толевых транзисторов 4, 5 и местом-соединени  баз транзисторов 6, 7 динамических нагрузок включен эмиттерный повторитель на транзисторе 8, база которого подключена к коллектору транзистора 6 второй динамической нагрузки. Коллектор транзистора 7 второй динамической нагрузки подключен к базе транзистора 9 эмиттерного повторител  выходного каскада . Коллектор транзистора 9 -иодключен к коллектору транзистора 8 змиттерного повторител  ВХОДНОГО каскада. База транзистора 10 динамической нагрузки в цепи коллектора транзистора 9 подключена к общей цепи истоков транзисторов 1, 2 входного дифференциального каскада. База транзистора 11 динамической нагрузки в цепи эмиттера транзистора 9 подключена через цепь из П0|следовательно соединенных транзистора 12 в диодном включении и резистора 13 к месту соединени  баз транзисторов 6, 7 второй динамической нагрузки.
Режим работы усилител  стабилизируетс  следующим образом. Благодар  наличию диодно-резистивной цепи, состо щей из транзистора 12 в диодном включении и резистора
13,создающей смещение на базах транзисторов 6, 7 второй динамической нагрузки имеет место пропорциональность следующих напр жений:
- -RlS
где /6, /7 - эмиттерные токи транзисторов 6, 7;
/ - ток через резистор 13; , 14, 15-сопротивлени  резисторов 13,
14,15 соответственно. В то же врем  нелинейное управление напр жением база-эмиттереого перехода транзистора 11 через упом нутую диодно-резистинную цепочку заставл ет ток /и, протекающий через транзистор И, следить за током /, так что . В результате этого эмиттерные повторители транзисторов 8 и 9 входного и выходного каскадов одинаково шунтируют транзисторы 6 и 7 второй динамической нагрузки, благодар  чему статические напр жени  Ue и U на коллекторах соответствующих транзисторов автоматически выравниваютс  и, соответственно, повышаетс  стабильность работы каскадов. Средний уровень напр жений f/e и {Уу стабилизируетс  следующим образам. Пусть, например, напр жени  Ue и U возросли; это приведет к соответствуЮ|Щему изменению токов /в, /7, /, hi, автоматически изменитс  также ток /ю в эмиттерной
цепи транзистора 10 (), который, отбира  своей базовой цепью часть тока от источника 3, уменьшит потенциал U на истоках полевых транзисторов 1 и 2. Уменьшение потенциала U передаетс  через входной дифференциальный каскад на транзисторах 1, 2 и первую динамическую на1Грузку на полевых транзисторах 4, 5 на коллекторы транзисторов 6, 7 второй динамической нагрузки, компенсирун первичное увеличение напр жений UQ и U до их стабилизации.
Описанный процесс стабилизации напр жений Ue и f/7 возникает при компенсации технологических разбросов напр жений отсечки полевых транзисторов и тепловом дрейфе источника тока. Подключение базы транзистора 10 к общей цепи истоков транзисторов 1, 2 входного дифференциального каскада обеспечивает требуемое автоматическое смещение
транзисторов 4 и 5 на любом уровне входного сигнала U и позвол ет использовать транзисторы с одинаковым диффузионным профилем и ингегральеую технологию их изготовлени .
Предмет изобретени 
Дифференциальный усилитель с симметричным входом и несимметричным выходом, содержащий входной дифференциальный каскад , выполненный, например на полевых транзисторах , в общей цепи .истоков которых включен источник тока, а в цепи стоков последовательно по посто нному току - перва  динамическа  нагрузка на полевых транзисторах
с объединенными затворами, в цепи стоков которых включена втора  двна мическа  нагрузка на транзисторах с объединенными базами , причем между местом соединени  затворов и местом соединени  баз транзисторов динамических нагрузок включен эмиттерный повторитель, база которого подключена к коллектору одного из транзисторов второй динамической нагрузки, а коллектор другого транзистора упом нутой нагрузки подключен к
базе транзистора эмиттерного повторител  выходного каскада, отличающийс  тем, что, с целью стабилизации режима рабогы усилител , коллектор эмиттерного повторител  выходного каскада подключен к коллектоРУ эмиттерного повторител  входного каскада, а в цепи коллектора и эмиттера эмиттер ого повторител  выходного каскада последовательно по посто нному току включены транзисторы дина1мических нагрузок, базы которых подключены соответственно к общей цепи истоков транзисторов входного дифференциального каскада и через цепь из последовательно соединенных транзистора в диодном включении и резистора к месту соединени 
баз транз1исторов второй динамической нагрузки .
Гп
/-
o-ff
SU1827869A 1972-09-11 1972-09-11 Дифференциальный усилитель SU437193A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1827869A SU437193A1 (ru) 1972-09-11 1972-09-11 Дифференциальный усилитель

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1827869A SU437193A1 (ru) 1972-09-11 1972-09-11 Дифференциальный усилитель

Publications (1)

Publication Number Publication Date
SU437193A1 true SU437193A1 (ru) 1974-07-25

Family

ID=20526843

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1827869A SU437193A1 (ru) 1972-09-11 1972-09-11 Дифференциальный усилитель

Country Status (1)

Country Link
SU (1) SU437193A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010303A (en) * 1989-12-08 1991-04-23 Motorola, Inc. Balanced integrated circuit differential amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010303A (en) * 1989-12-08 1991-04-23 Motorola, Inc. Balanced integrated circuit differential amplifier

Similar Documents

Publication Publication Date Title
US3914702A (en) Complementary field-effect transistor amplifier
US4766394A (en) Operational amplifier circuit having wide operating range
GB1529068A (en) Differential amplifier circuit
KR940023027A (ko) 레일-투-레일 공통 모드 범위를 갖는 차동 증폭기
US4380706A (en) Voltage reference circuit
US3953807A (en) Current amplifier
GB1516126A (en) Network which exhibits an output independent of its input supply
GB2139839A (en) Improvements in or relating to current amplifying apparatus
KR910003917A (ko) 증폭기 회로
GB1518961A (en) Amplifier circuits
US4055812A (en) Current subtractor
US4126830A (en) Low leakage gate protection circuit
GB1343329A (en) Amplifier using bipolar and field-effect transistors
KR920013704A (ko) 차동출력 파우워 cmos 연산증폭기
US4733196A (en) Current gain stage with low voltage drop
SU437193A1 (ru) Дифференциальный усилитель
Huijsing et al. Monolithic operational amplifier design with improved HF behaviour
US4241314A (en) Transistor amplifier circuits
US5512858A (en) Amplifier stage with low thermal distortion
KR900002089B1 (ko) 증폭회로
KR100332508B1 (ko) 안정화전류미러회로
US4983863A (en) Logarithmic amplification circuit for obtaining output voltage corresponding to difference between logarithmically amplified values of two input currents
Schade et al. A low-voltage BiMOS op amp
SU543133A1 (ru) Усилитель
US4276515A (en) Differential amplifier circuit arrangement with stabilized input impedance