SU432684A1 - Устройство для линейного предыскажения сигнала - Google Patents

Устройство для линейного предыскажения сигнала

Info

Publication number
SU432684A1
SU432684A1 SU1762858A SU1762858A SU432684A1 SU 432684 A1 SU432684 A1 SU 432684A1 SU 1762858 A SU1762858 A SU 1762858A SU 1762858 A SU1762858 A SU 1762858A SU 432684 A1 SU432684 A1 SU 432684A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
input
switching nodes
linear signal
signal
Prior art date
Application number
SU1762858A
Other languages
English (en)
Original Assignee
Л. А. Мироновский , В. А. Слаев
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Л. А. Мироновский , В. А. Слаев filed Critical Л. А. Мироновский , В. А. Слаев
Priority to SU1762858A priority Critical patent/SU432684A1/ru
Application granted granted Critical
Publication of SU432684A1 publication Critical patent/SU432684A1/ru

Links

Landscapes

  • Noise Elimination (AREA)

Description

Изобретение относитс  к области радиотехники и предназначено дл  преобразовани  сигнала при передаче сообщений по каналам св зи.
Известны устройства дл  линейного нредыскажени  сигнала, содержащие линии задержки , отводы которых соединены со входами выходных коммутирующих узлов, причем выходы последних св заны со входами сумматора.
С целью получени  посто нства дисперсии выходного сигнала при повышении помехоустойчивости и соблюдении экономичности устройства входы обеих линий задержки соединены с выходами входных коммутирующих узлов, при этом последний отвод первой линии задержки подключен к разомкнутому, а последний отвод второй линии задержки - к замкнутому входу соответствующих входных коммутирующих узлов, другие входы которых соединены со входами первого входного коммутирующего узла.
На чертеже показана блок-схема предлагаемого устройства.
Устройство дл  линейного предыскажени  сигнала состоит из первого входного коммутирующего узла 1, входы которого соединены со входами входных коммутирующих узлов 2, выходы последних св заны со входами линий задержки 3, 4, их отводы соединены со входами выходных коммутирующих узлов 5, а их
выходы - со входами сумматора 6, причем последний отвод первой линии задержки 3 подключен к разомкнутому, а последний отвод второй линии задержки 4 - к замкнутому входу соответствующих входных коммутирующих узлов 2.
Входной сигнал x(t через коммутирующие узлы 1 п 2 поступает на вход первой линии задержки 3, в то врем  как сигнал, предварительно введенный в линию задержки 4, с ее отводов через коммутирующие узлы 5 поступает на входы сумматора 6, при этом сигнал циркулирует в линии задержки 4, поскольку последний отвод соединен с ее входом через соответствующий коммутирующий узел 2. Сумматор 6 складывает со своими весовыми коэффициентами сигналы, поступающие с линии задержки 4, дл  получени  выходного сигнала y(t).
Коммутирующие узлы /, 2, 5 переключаютс  синхронно с периодом, равным максимальному времени задержки линии 3, 4. Этим обеспечпваетс  поочередное выполнение операции лини ми задержки 3 4.
Выбор весовых коэффициентов сумматора 6, например, равными ±1, позвол ет выровн ть дисперсию выходного сигнала и иовысить его помехоустойчивость пропорционально корню квадратному из числа отводов линии
задержки 3, 4 при соблюдении требовани  экономичности устройства.
Предмет изобретени 
Устройство дл  линейного предыскажени  сигнала, содержаи:,ее линии задержки, отводы которых соединены со входами выходных коммутирующих узлов, а выходы их св заны со входами сумматора, отличающеес  тем, что, с целью иолучени  иосто нства дисперсии выходного сигнала ири повышении помехоустойчивости и соблюдении экономичности устройства , входы обеих линий задержки соединены с выходами входных коммутирующих узлов, ири этом последний отвод первой линии задержки подключен к разомкнутому, а последний отвод второй линии зарержки - к замкнутому входу соответствующих входных коммутирующих узлов, другие входы которых соединены со входами первого входного коммутирующего узла.
SU1762858A 1972-03-27 1972-03-27 Устройство для линейного предыскажения сигнала SU432684A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1762858A SU432684A1 (ru) 1972-03-27 1972-03-27 Устройство для линейного предыскажения сигнала

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1762858A SU432684A1 (ru) 1972-03-27 1972-03-27 Устройство для линейного предыскажения сигнала

Publications (1)

Publication Number Publication Date
SU432684A1 true SU432684A1 (ru) 1974-06-15

Family

ID=20507605

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1762858A SU432684A1 (ru) 1972-03-27 1972-03-27 Устройство для линейного предыскажения сигнала

Country Status (1)

Country Link
SU (1) SU432684A1 (ru)

Similar Documents

Publication Publication Date Title
GB1528584A (en) Digital single signal line full duplex method and apparatus
US3766477A (en) Spread spectrum, linear fm communications system
KR840004633A (ko) 디지탈 전기통신 네트웍의 트랜지트 익스체인지를 동위상화시키는 방법
GB1393949A (en) Network of digitally controlled nodes
SU432684A1 (ru) Устройство для линейного предыскажения сигнала
US3118019A (en) Telephone signaling circuit
ES384624A1 (es) Un circuito de conversion de dos a cuatro hilos, para un centro de conmutacion de datos.
KR920011254A (ko) 디지탈 비디오 신호 처리 장치
US4041392A (en) System for simultaneous transmission of several pulse trains
GB1518006A (en) Frequency-selective signal receiver
US3657718A (en) Code compression system
JPS54114006A (en) Pulse signal alternate transmission/reception type two- way information transmission system
US3686445A (en) Timing signal generators
SU452068A1 (ru) Селектор импульсов по частоте следовани
SU454709A1 (ru) Устройство дл формировани синхронных сигналов двойного двоичного кодировани
SU1088145A1 (ru) Устройство дл приема и передачи информации
SU766033A1 (ru) Устройство дл передачи и приема разнопол рных двоичных сигналов
SU1575321A1 (ru) Устройство преобразовани линейного сигнала
SU640435A1 (ru) Устройство дл преобразовани двоичного кода в квазитроичный
SU148597A1 (ru) Многоканальный коммутатор на линии задержки
SU657626A1 (ru) Адаптивный корректор
SU1396255A1 (ru) Устройство дл формировани относительного биимпульсного сигнала
SU505278A1 (ru) Интегральный гибридный коммутационный узел
SU507947A1 (ru) Периферийное устройство управл ющего канала
KR960027475A (ko) 동기 및 루프스위칭회로