SU420108A1 - Фазовый компаратор - Google Patents

Фазовый компаратор

Info

Publication number
SU420108A1
SU420108A1 SU1790542A SU1790542A SU420108A1 SU 420108 A1 SU420108 A1 SU 420108A1 SU 1790542 A SU1790542 A SU 1790542A SU 1790542 A SU1790542 A SU 1790542A SU 420108 A1 SU420108 A1 SU 420108A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
equal
pulses
signal
flip
Prior art date
Application number
SU1790542A
Other languages
English (en)
Original Assignee
О. И. Башнин , В. В. Семенов
Фонд Знсвертов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by О. И. Башнин , В. В. Семенов, Фонд Знсвертов filed Critical О. И. Башнин , В. В. Семенов
Priority to SU1790542A priority Critical patent/SU420108A1/ru
Application granted granted Critical
Publication of SU420108A1 publication Critical patent/SU420108A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

1
Изобретение относитс  к импульсной технике .
Известен фазовый компаратор, содержащий триггеры Шмитта, формователь импульсов, 5-триггер, фильтр и усилитель. Такой компаратор имеет недостаточное быстродействие.
В цел х повышени  быстродействи  и уменьшени  вли ни  четных гармоник входного сигнала в описываемый компаратор введены сумматор по модулю два и две логические схемы «Запрет.
На чертеже показана схема описываемого компаратора.
Компаратор содержит триггеры 1 и 2 Шмитта, формирователи 3 и 4 импульсов, RSтриггер 5, сумматор 6 по модулю два, логические схемы 7 и 8 «Запрет ; фильтр 9, состо щий из диодов 10, 11 и резисторов 12-16; и усилитель 17. На чертеже также показаны источники 18 и 19 сигпала.
Принцип работы фазового компаратора заключаетс  в следующем.
Когда входные сигналы имеют синусоидальную форму, сдвиг фаз 180°, а срабатывание триггеров Шмитта происходит при пересечении входными сигналами нулевого уровн . На выходах триггеров Шмитта имеютс  пр моугольные импульсы со скважностью - .
Срабатывание 5-триггера происходит от передних фронтов импульсов с триггеров Шмитта, сигналы на вы.ходах / 5-триггера имеют точно такую же форму, как и сигналы на выходах триггеров Шмитта, однако сигнал на выходе сумматора равен логической «1 и схемы запрета не пропускают сигнал па выход.
На выходах схем запрета напр жени  равны уровню логического «О. Эти напр жени  суммируютс  усилителем с разными знакаМИ, и на его выходе напр жение все врем  нуль. При нарушении симметричности срабатываНИН одного из триггеров Шмитта к входам усилител  подключаютс  поочереди то пр мой , то инверсный выходы 5-триггера на равные промежутки времени в то врем , когда на этих выходах напр жени  равны уровн м логической «1.
Таким образом, при сдвигефаз, равном 180°, па выходе наблюдаетс  либо посто нное напр жение , равное.нулю, если во входных сигналах нет четных гармоник, либо разнонол рные импульсы, равпые частоте первой гармоники входного сигнала, если во входных сигналах присутствуют четные гармоники.
Когда сдвиг фаз входных сигналов равен 90°, а сигналы триггеров Шмитта представл ют собой пр моугольные импульсы со скважностью - , выходной сигнал / 5-триггера
i
Представл ет собой серию пр моугольных импульсов со скважностью - и частотой следо4
вани , равной частоте основного сигнала. Сигнал на выходе 5-триггера равен уровню логической «1 в периоды времени, равные минимальному рассто нию между положительными фронтами импульсов триггеров Шмитта, и уровню логического «О в остальные промежутки времени. Сигнал на выходе сумматора представл ет собой последовательность пр моугольных импульсов со скважностью - и
частотой следовани , равной удвоенной частоте входного сигнала. При этом в тот момент времени, когда на выходе / 5-триггера сигнал равен единице, сигнал на выходе сумматора тоже равен единице, поэтому на выходе схемы запрета, подключенной к пр мому выходу 7 5-триггера, сигнал все врем  равен нулю, а на выходе схемы запрета, подключенной к инверсному выходу 1/ 5-триггера, существуют импульсы, повтор ющие импульсы сумматора . На выходе в этом случае имеютс  однопол рные положительные импульсы с частотой
следовани , равной удвоенной частоте входного сигнала. Реакци  системы на присутствие четных гармоник така  же, как и в случае сдвига фаз входных сигналов на 180°.
При сдвиге фаз входных сигналов на 270°, схема работает так же, как и при сдвиге на 90°, на ее выходе по вл етс  последовательность отрицательных однопол рных импульсов .
Предмет изобретени 
Фазовый компаратор, содержащий триггеры Шмитта, на входы которых поданы сравниваемые сигналы, а выходы через формирователи импульсов подключены к входам / 5-триггера , фильтр и усилитель, отличающийс  тем, что, с целью повышени  быстродействи  и уменьшени  вли ни  четных гармоник входного сигнала, в него введены сумматор по модулю два и две логические схемы «Запрет, причем входы сумматора по модулю два подключены к выходам триггеров Шмитта, а выход подключен к одному из входов логических схем «Запрет, другие входы которых соединены с пр мым и инверсным выходом 5триггера , а выходы - с фильтром.
l9 I
SU1790542A 1972-05-29 1972-05-29 Фазовый компаратор SU420108A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1790542A SU420108A1 (ru) 1972-05-29 1972-05-29 Фазовый компаратор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1790542A SU420108A1 (ru) 1972-05-29 1972-05-29 Фазовый компаратор

Publications (1)

Publication Number Publication Date
SU420108A1 true SU420108A1 (ru) 1974-03-15

Family

ID=20515980

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1790542A SU420108A1 (ru) 1972-05-29 1972-05-29 Фазовый компаратор

Country Status (1)

Country Link
SU (1) SU420108A1 (ru)

Similar Documents

Publication Publication Date Title
US3408581A (en) Digital suppressed carrier demodulator
SU420108A1 (ru) Фазовый компаратор
GB1219353A (en) Improvements in electrical control systems
GB1136059A (en) Integrator or synchronizer systems
GB1023621A (en) Improvements in or relating to electrical signalling systems
SU434583A1 (ru) Формирователь прямоугольных импульсов
GB1390510A (en) Circuits adapted to produce output signals of constant slope
SU637945A1 (ru) Фазочувствительный выпр митель
SU643868A1 (ru) Вычислительное устройство
SU648976A1 (ru) Дискретный нуль-орган
SU372675A1 (ru) Генератор импульсов
SU498723A1 (ru) Широтно-импульсный модул тор бинарного кода
SU839027A1 (ru) Устройство дл синхронизации случайныхиМпульСОВ
SU438091A1 (ru) Фазовый дискриминатор
SU445157A1 (ru) Импликатор на оптроне
SU409361A1 (ru) Временной селектор
SU434418A1 (ru) Перемножитель напряжений
SU920527A1 (ru) Устройство дл определени направлени движени
SU894600A1 (ru) Устройство дл сравнени фаз
SU457173A1 (ru) Устройство дл преобразовани серии импульсов
SU472358A1 (ru) Сигнальное устройство дл определени направлени вращени
SU479121A1 (ru) Устройство дл делени напр жений
SU425314A1 (ru) Управляемый генератор импульсов
SU484629A1 (ru) Генератор одиночных импульсов
SU1406718A1 (ru) Частотно-фазовый детектор