SU417786A1

SU417786A1 -

Info

Publication number: SU417786A1
Application number: SU1736523A
Authority: SU
Priority date: 1972-01-10
Filing date: 1972-01-10
Publication date: 1974-02-28

Description

1one

Изобретение относитс к области автоматики и вычислительиой техники и может быть исиользовано дл дешифрировани кодов с выдачей адресов линейных участков функций, измен ющихс ло зада1Н|Ному закону.The invention relates to the field of automation and computing technology and can be used to decipher codes with the issuance of addresses of linear parts of functions, changing the given 1H | Nom law.

ИзвестеН функциональный дешифратор с логической выдачи адресов, реализованной на схемах «ИЛИ, кажда из схем «ИЛИ соединена по входам с выходами схем «И, соответствующих данному линейному участку функции.The functional decoder is known from the logical output of addresses implemented on the “OR” circuits, each of the “OR” circuits is connected to the outputs of the “AND” circuits corresponding to a given linear section of the function.

Иредложенное устройство отличаетс тем, что ШНЕ1Ы нодачи разр дов входного кода, соответствующих линейному участку функции, соединены с входами схемы выбора участка функции, выходы которой подключены к управл ющим входам схемы сдвига, адресные выходы последней соединены с входами дещифратора адреса, выходы которого св заны с входами соответствующих адресных схем «И каждой из групл; вторые входы адресных схем «И каждой группы объединены и соединены с соответствующим выходом схемы участка функции.The proposed device is characterized in that the input code bits of the input code corresponding to the linear section of the function are connected to the inputs of the section selection circuit of the function, the outputs of which are connected to the control inputs of the shift circuit, the address outputs of the latter are connected to the addresses of the address decoder, the outputs of which are connected the inputs of the corresponding address circuits "And each of the groups; the second inputs of the address circuits “AND of each group are combined and connected to the corresponding output of the function section circuit.

Это .позвол ет упростить устройство.This allows you to simplify the device.

Схема устройства изображена на чертел е.The scheme of the device is shown in drawing.

Устройство содержит схему 1 выбора участка функции 1, схему 2 сдвига, дешифратор 3 адреса (внутри участка функции), группы 4 пресных схем «И, щины 5 подачи входного кода.The device contains a circuit 1 for selecting a portion of function 1, a circuit 2 for shifting, a decoder for 3 addresses (inside the segment of a function), group 4 of fresh circuits “And, 5 of the input code feed.

22

Работает устройство следующим образом. Входной код но шинам 5 поступает на схему выбора участка функции н на схему сдвига . В зависимости от значени кода схема I определ ет линейный участок функции, к которому прииадлежит данна входна HHCjiopмаци . Дл этой цели все значени (1)ункции разбивают на участки но признаку линей|ного изменени адреса функции на едн-ницу (точность определени функции) в пределах участка .The device works as follows. The input code for busbars 5 is fed to the diagram for selecting the area of a function and to the shear circuit. Depending on the value of the code, the circuit I determines the linear portion of the function to which the input HHCji opmacy follows. For this purpose, all values (1) of the function are divided into sections but the sign of the linear change of the function address to a unit (accuracy of the function definition) within the section.

На участках, где смена адреса на еди-ницу происходит нри изменении входной ннформацпи иа 2 дискретных еднниц ннфор мацни,In the areas where the change of address by one occurs at a change in the input information of 2 discrete units of the information of the force,

адреса функции берутс через 2 дискретных единиц (где А - целое число). В том случае, если смеиа адреса должна происходить нри изменеиил входной и-нформацнн ( на ) дискретных едн)1нц, адреса функции берутс function addresses are taken in 2 discrete units (where A is an integer). In the event that the address change should occur at a change in the input and information (discrete) unn) 1nz, the addresses of the function are taken

с большей точностью, соответствующей дискретности изменени входной информации, меньщей зр1ачени (2- -1) на единицу.with greater accuracy corresponding to the discreteness of the change in the input information, the smaller the reduction (2 -1) per unit.

С выхода схемы 1, соответствующего выбранному участку функцин, подаетс потенциал на схему 2 сдвига, обеспечива сдвиг прин той информации таким образом, что на дешифратор адреса иодаетс та часть входной информации, котора характеризует адрес функции внутри выбранного участка. С выхода дешифратора иотенииал, характеризующийFrom the output of circuit 1, corresponding to the selected function area, the potential is applied to the shift circuit 2, providing a shift of the received information in such a way that that part of the input information, which characterizes the function address inside the selected area, is transmitted to the address decoder. From the output of the descrambler iotenienal, which characterizes

адрес функции (в пределах выбранного участка ), .подаетс на адресные -схемы «И различных групп. Одноврамена-ю на вторые Входы схем «И тон группы, котора соответствует выбранному участку функции, подаетс потенциал со схемы 1. В результате этого адрес функции выдаетс с той схемы «И, на входе которой совпадают потенциалы участка функции и потенциал адреса функции.the address of the function (within the selected area), is supplied to the address -circuits of the "And various groups. One-time input to the second Inputs of the schemes "And the tone of the group that corresponds to the selected part of the function is supplied to the potential from circuit 1. As a result, the address of the function is given from that" And, at the input of which the potentials of the part of the function coincide with the potential of the function's address.

Пусть, например, входна информаци подаетс в виде дес тиразр дного кода, что соответствует числу, измен5ПО1цемус от О до 1024. Необходи1мо обеспечить выдачу адресов с восьми между собою участков (каждый участок соответствует числу 128). При этом на первом участке адреса должны соответствовать каждому значению входного кода, т. е. ЧИсло адресов должно быть равно 128. Па последующем участке адреса должны .выдаватьс через 2, 4, 8, 16, 32, 64 128 дискретных единиц изменеии входного кода .Suppose, for example, that the input information is supplied in the form of a ten-digit code, which corresponds to the number changed from 0 to 1024. It is necessary to ensure the issuance of addresses from eight sections between each other (each section corresponds to the number 128). At the same time, in the first segment, the addresses must correspond to each value of the input code, i.e., the number of addresses must be equal to 128. The next segment of the address must be output in 2, 4, 8, 16, 32, 64,128 discrete units of the input code change.

В св зи с тем, что каждый участок содержит 128 дискретных единид, дешиф-ратор адреса дешифрирует семь разр дов входного кода, а схема 1 дешифрирует три разр да (что соответствует номерам восьми участков функции).Due to the fact that each section contains 128 discrete units, the address decoder decrypts seven bits of the input code, and scheme 1 decrypts three bits (which corresponds to the numbers of eight function sections).

Тогда число адресных схем «П в групие, соответст1вуюш,ей nepBOAiy участку, равно 128,, второму участку - 64, третьему - 32, четвертому - 16, п тому- 8, шестому - 4, седьмому - 2, восьмому - 1.Then the number of address schemes “P in the group, corresponding to, the nepBOAiy section to it is 128, the second section is 64, the third is 32, the fourth is 16, the volume is 8, the sixth is 4, the seventh is 2, the eighth is 1.

Предмет изобретени Subject invention

Фупкциопальпый дешифратор, содержащий схему сдвига, входы которой соединены с шинами подачи входного кода, схе-му выбора участка функции, дешифратор адреса и группы адресных схем «И, отличающийс том, что, с целью уирощени устройства, шины подачи разр дов входного кода, соответствующих линейному участку функции, соединены с входами схемы выбора участка функции , выходы которой подключены к управл ющим входам схемы сдвига, адресные выходы носледней соединены с входами дешифратора адреса, выходы которого св заны с первыми входами соответствующих адресных cxeiM «И каждой из труп , вторые входы адресных схем «И каждой прунпы объединены и соединены с соответствующим выходом схемы выбора участка функции.A push-pull decoder containing a shift circuit, the inputs of which are connected to the input code feed buses, the function section selection circuit, the address decoder and the address AND group of address circuits, characterized in that, in order to diminish the device, the feed bus of the input code bits corresponding to the linear section of the function, connected to the inputs of the selection circuit of the section of the function, the outputs of which are connected to the control inputs of the shift circuit, the address outputs are connected to the inputs of the address decoder, the outputs of which are connected to the first inputs The corresponding address cxeiM “And each of the corpse, the second inputs of the address circuits“ AND each prunpa are combined and connected to the corresponding output of the function area selection circuit.

Г Г- г Т 1YY-T 1