SU416805A1

SU416805A1 -

Info

Publication number: SU416805A1
Application number: SU1729317A
Authority: SU
Priority date: 1971-12-27
Filing date: 1971-12-27
Publication date: 1974-02-25

Description

1one

Известны устройства синхропизадии генераторов , содержащие формирователи лр мсуГОЛЬНЫХ импульсов, входы которых ПОДКЛЮчены к одпоименным фазам синхронизируемых (Генераторов блоК разности частот. В этих устройствах сравнение сигналов .производитс в имлульспо- временной форме, поэтому они обладают недостаточной точностью и надежностью синхронизации.Generator synchronization devices are known that contain shapers of pulsed pulses whose inputs are CONNECTED to synchronous phases of the same name (Frequency difference block generators. In these devices, signals are compared in time-proportional form, therefore, they have insufficient synchronization accuracy and reliability.

Предлагаемое устройство отличаетс тем, что оно снабжено блоками разделени импуль-сов пизкой и Бысокой частоты, модул тораМИ , счетчиками, генератором высокочастотных импульсов, делител ми и смесител ми импульсов, а также схемой сраанени , дешифраторО:М и схемой запрета. Выход формировател пр моугольных импульсов подключен ко ВХОДУ разделител импульсов низкой частоты , один из выходов которого подключен к установочным входам счетчиков и «о входу блока разности частот, а другие два выхода модклЕочены соответственно к управл ющим входам модул торов. Высокочастотный вход одного Модул тора подключен ко входу смесител импульсов и к выходу блока разделени импульсов высокой частоты. Причем вход последнего подключен к выходу генератора высокочастотных импульсов, а другой выход блока разделени импульсов высокой частоты через делитель св зан со вторьвм входомThe proposed device is characterized in that it is equipped with pulse and pulse frequency separation units, modulators, counters, a high-frequency pulse generator, dividers and pulse mixers, as well as an interrupt, decoder: M circuit and prohibition circuit. The output of the square pulse generator is connected to the INPUT of a low-frequency pulse separator, one of the outputs of which is connected to the installation inputs of the counters and about the input of the frequency difference block, and the other two outputs are switched respectively to the control inputs of the modulators. The high-frequency input of one Modulator is connected to the input of a pulse mixer and to the output of a high-frequency pulse separation unit. Moreover, the input of the latter is connected to the output of the generator of high-frequency pulses, and the other output of the high-frequency pulse separation unit is connected to the second input via a divider

смесител импульсов, св занного по выходу с высокочастотным входом второго модул тора, вход которого по переполнению объединен с аналогичным входом первого модул тора и подключен одно,времен-но к выходу первого сетчика и к выходу блока разности частот. Выходы модул торов соответственно подключены к счетным входам счетчиков, выходы которых поразр дно св заны со входами схемы сравнени , выход которой подключен ко входу блока разности частот, и одновременно ко входу схемы запрета. Прп том другой ее вход св зан с выходом блока разнести частот , последни вход которого подключеп кa pulse mixer connected to the output of the high-frequency input of the second modulator, whose input overflow is combined with the analogous input of the first modulator and is connected to the output of the first grid and to the output of the frequency difference unit. The outputs of the modulators are respectively connected to the counting inputs of the meters, the outputs of which are bitwise connected with the inputs of the comparison circuit, the output of which is connected to the input of the frequency difference block, and simultaneously to the input of the inhibit circuit. The other input of its input is connected with the output of the block to carry frequencies, the last input of which is connected to

выходу дешифратора, входы которого подключены к выходам соответствующих разр дов первого счетчика.output decoder, the inputs of which are connected to the outputs of the corresponding bits of the first counter.

Это позвол ет повысить точность и надежность синхронизации.This improves the accuracy and reliability of synchronization.

На фиг. 1 подставлена блок-схема устройства синхронизации; на фиг. 2 - временные диаграммы, по сн ющие работу устройства. Устройство содержит формирователь i пр моугольных импульсов, выход которого подключен ко входу блока 2 разделени импульсов низкой частоты, два выхода которого, в свою очередь, подключены к cooтвeтcтвyющи t входам модул торов 3 и 4, а третий - к установочным входам счетчиков 5 и 6 и к блокуFIG. 1 substituted block diagram of the synchronization device; in fig. 2 - timing diagrams for the operation of the device. The device contains a shaper i of rectangular pulses, the output of which is connected to the input of the low-frequency separation unit 2, the two outputs of which, in turn, are connected to the t inputs of modulators 3 and 4, and the third to the installation inputs of counters 5 and 6 and to block

7 разности частот.7 frequency difference.

Генератор 8 высокочастотных импульсов подключен ко входу блока 9 разделени импульсов высокой частоты, выходы которого соответственно подключены ко входу делитетел 10, ко входу смесител импульсов 11 и ко входу модул тора 3, а выход делител 10- ко входу смесител импульсов II, выход которого , в свою очередь, подключен к выходу модул тора 4.The high-frequency pulse generator 8 is connected to the input of a high-frequency pulse separation unit 9, the outputs of which are respectively connected to the input of divider 10, to the input of pulse mixer 11 and to the input of modulator 3, and the output of divider 10 to the input of pulse mixer II, the output of which is turn connected to the output of the modulator 4.

Один из входов модул тора 4 объединен с аналогичным входом модул тора 3 и со входом блока 7 и подключен к выходу модул тора 3, а выходы всех разр дов счетчика 5 подключены ко входам схемы сравнени 12 и ко входам дешифратора 13. На другие входы схемы сравнени 12 подключены выходы всех разр дов счетчика 6, счетный вход которого подключен к выходу модул тора 4. Выход схемы сравнени 12 подключен ко входу блока 7 и ко входу схемы запрета 14, другой вход которой подключен к выходу блока 7, а выход вл етс выходом устройства.One of the inputs of modulator 4 is combined with the analogous input of modulator 3 and with the input of block 7 and connected to the output of modulator 3, and the outputs of all bits of counter 5 are connected to the inputs of the comparison circuit 12 and to the inputs of the decoder 13. On the other inputs of the comparison circuit 12 connects the outputs of all bits of counter 6, the counting input of which is connected to the output of the modulator 4. The output of the comparison circuit 12 is connected to the input of block 7 and to the input of the inhibit circuit 14, the other input of which is connected to the output of block 7, and the output is the output of the device .

Выходные напр жени и импульсные последовательности блоков 1 -14 обозначены на чертеже соответственно, а LAIBI и иА.2Б2 - напр жени синхронизируемых генераторов .The output voltages and pulse sequences of blocks 1-14 are designated in the drawing, respectively, and LAIBI and A2.2 are the voltages of synchronized generators.

В предлагаемом устройстве команда на синхронизацию генераторов вырабатываетс с посто нным временем онережени путем сравнени текущих значений величин разности фаз напр жений синхронизируемых генераторов с приращением этой разности, представленных в дискретном виде н измеренных в течение калсдого лериода сравниваемых напр жений . При подключении устройства к щинам синхронизируемых генераторов возможны два еариаита работы схемы: первый, когда разность частот генераторов находитс в доиуствмых пределах, и второй - когда этл разность (Превышает уставку устройства но разНости частот.In the proposed device, the command to synchronize the generators is generated with a constant time of saving by comparing the current values of the phase difference values of the voltages of the synchronized generators with the increment of this difference represented in a discrete form and measured during the period of the voltage of the compared voltages. When the device is connected to the synchronized oscillators, there are two possible diagrams of operation: first, when the frequency difference of the generators is within reach, and second, when the difference is (Exceeds the device setpoint but the frequency difference.

Каждому варианту соответствует временна диаграмма, нриведенна на фиг. 2. На вход устройства ноступают напр жение t/AibJ и L/A2B2 синхронизируемых генераторов. Эти напр жени И1реобразуютс формирователем 1 в пр моугольные имиульсы t/i ,с длительностью , прс1ню;рц,иональной текущему значению разности фаз этих напр жений.Each variant corresponds to a timing diagram shown in FIG. 2. The voltage t / AibJ and L / A2B2 of synchronized generators are input to the device. These stresses I1 are transformed by shaper 1 into rectangular emulsions t / i, with a duration that is equal to the current value of the difference between the phases of these voltages.

В блоке 2 происходит поочередное разделение полученных пр моугольных импульсов по двум а :анала1М управлени модул торами 3 и 4, а Выделение импульса сброса и рулевое состо ние счетчиков 5, 6 и блока 7 раз«ости частот.In block 2, the obtained rectangular pulses are alternately divided into two a: analog control modulators 3 and 4, and the release of a reset pulse and the steering state of counters 5, 6 and block 7 times the frequency.

Генератор 8 генерирует высокочастотные импульсы стабк.чьной частоты, которые поступают па вход блока 9 разделепи им:пульсов высокой частоты, где происходит поочередное разделение импульсов по двум каналам. По одному из этих каналов импульсы поступают на модзлирующий вход модул тора 3, па выходе которого образуютс серии импульсов высокой частоты. Длительность каждой серии The generator 8 generates high-frequency impulses of stabilized frequency, which are supplied on the input of the block 9 divided by them: high-frequency pulses, where alternate separation of pulses occurs in two channels. On one of these channels, the pulses arrive at the modulating input of the modulator 3, on the output of which a series of high-frequency pulses are formed. The duration of each series

определ етс длительностью имнульсов разности фаз, -поступающих на управл ющий вход модул тора 3. Кажда сери поступает затем на счетный вход счетчика 5 и фиксируетс в нем в течение периода сравпени в виде чиелового кода, пропорционального разности фаз.is determined by the duration of the phase difference impulses arriving at the control input of the modulator 3. Each series then enters the counting input of counter 5 and is recorded therein during the comparison period in the form of a human code proportional to the phase difference.

Со второго выхода блока 9 разделени имнульсов высокой частоты имнульсы поступают на вход делител 10, который делит частоту импульсов в определепное число раз, выбираемое в зависимости от требуемой уставки но времени опережени .From the second output of the high-frequency separation unit 9, the impulses are fed to the input of the divider 10, which divides the pulse frequency a certain number of times, selected depending on the desired setting but the advance time.

Частота делител 10 прин та равной 5 - t/5. Последовательность импульсов Uio и Ug складываютс при помощи смесител импульсов И, на выходе которого образуетс смешанна импульсна последовательность Un, поступающа на вход модул тора 4, который управл етс импульсами от блока 2 разделени им1пульсов «изкой частоты.The frequency divider 10 is set to 5 - t / 5. The sequence of pulses Uio and Ug is added by means of a pulse mixer And, the output of which forms a mixed pulse sequence Un, which is fed to the input of modulator 4, which is controlled by pulses from the pulse frequency separation unit 2.

В результате па счетчике 6 по вл етс зпачение числового кода, образуемого импульсами смеш.апной носледовательности. По мере возрастани числового кода на счетчике 6 происходит непрерывное поразр дное сравнение его состо ни с состо нием счетика 5.As a result, a counter of the numeric code formed by the pulses of the mix of the spacing sequence appears on the counter 6. As the numerical code increases, a continuous bitwise comparison of its state with the state of count 5 occurs on the counter 6.

При превышении значений числового кода, записаппого в счетчике 6, назначением числового кода счетчика 5 срабатывает схема сравнени 12 и на схему запрета 1,4 поступает снгпал запрета. Если в течение -всего периода заполнени счетчика 6 совнадени кода пе происходит, то в промежутке -между периодами заполнени счетчиков с выхода схемы сравпени 12 на схему запрета 14 поступает сигнал разрешени UK, который нрн паличи на другом входе схемы запрета 14 разрешающего сигнала Uj от блока 7 проходит на включение автоматического выключател цепи синхронизации генераторов.When the numeric code values recorded in counter 6 are exceeded, the numeric code of counter 5 is triggered by the comparison circuit 12 and the inhibition circuit 1.4 is passed to the ban bar. If during the entire filling period of the counter 6, the co-occurrence of the code ne does not occur, then between the filling periods of the counters from the output of the comparison circuit 12, the prohibition circuit 14 receives the UK enable signal, which is set to another input of the prohibition circuit 14 of the enable signal Uj from the block 7 goes on to turn on the generator circuit breaker automatic switch.

Запрет по разности частот осуществл етс пр.и помощи блока 7 разности частот следующим образом. Во врем занолпени счетчика 5 импульсной последовательпостыо, пропорциональной разности фаз, происходит непрерывный контроль состо ни счетчика при помощи дешифратора, -который настроен на значение числового кода, соответствующее онределенному фазовому сдвигу напр жений.The ban on the frequency difference is performed by the help of the frequency difference block 7 as follows. During the counting down of the counter 5 of a pulse sequence proportional to the phase difference, the counter is continuously monitored using a decoder that is tuned to the value of the numerical code corresponding to the determined phase shift of the voltages.

При значени х числового кода счетчика 5 больших заданного дешифратор 13 выдает импульсы занрета па блок 7 разности частот. При сближении фаз напр жений синхронизируемых генераторов, начина с некоторого значени разности фаз, импульсы запрета на выходе дешифратора 13 пропадают.At values of the numerical code of the counter 5 large given decoder 13 emits pulses of the block 7 of the frequency difference. When the phases of the voltages of synchronized generators approach, starting with a certain value of the phase difference, the inhibit pulses at the output of the decoder 13 disappear.

Если теперь в этом же периоде сравнени состо ни счетчиков 5 и 6 вырабатываетс команда по времени опережени (см. диаграмму I на фиг. 2), то на выходе блока 7 по вл етс сигнал разрешени , схема запрета 14 срабатывает, выдава команду на включение.If now in the same period of comparison of the state of the counters 5 and 6, a command for the lead time is generated (see diagram I in Fig. 2), then the output of block 7 is the enable signal, the inhibit circuit 14 is triggered by issuing an on command.

Если команда по времени онережени придет раньше (см. диаграмму И на фиг. 2)If the time-saving command comes earlier (see diagram AND in Fig. 2)

команды от дешифратора 13, то схема блока 7 вырабатывает .сигнал запрета, поступающий на схему залрета 14. В результате 1включени генераторов в этом периоде биений не произойдет .commands from the decoder 13, then the circuit of block 7 generates a ban signal that arrives at the ground-wave circuit 14. As a result, the generators are turned on in this period, no beating will occur.

Дл ограничени числа разр дов счетчиков 5 и 6 в устройстве предусмотрен запрет счета по псренолиоиню счетчика 5. При болыштх значени х разности фаз входных напр жений счетчик 5 нереполн етс и импульсом перепоса последнего разр да запрещает дальнейший счет и выдачу команды па включение. Это состо ние схемы будет сохран тьс до следующего периода измерени разности фаз.In order to limit the number of bits of counters 5 and 6, the device prohibits counting according to the prenoriole of counter 5. At large values of the phase difference of the input voltages, counter 5 is not interrupted and the last digit reload pulse prohibits further counting and issuing a command on switching on. This circuit condition will be maintained until the next phase difference measurement period.

Предмет изобретени Subject invention

Устройство синхронизации генераторов, содержащее формирователь пр моугольных импульсов , входы которого -подключены к одноименным фазам синхронизируемых генераторов , и блок разНости частот, отличающийс тем, что, с целью повышени точности и надежности синхронизации, оно снабжено блока-ми разделени импульсов низкой и высокой частоты, .модул торами, счетчиками, генератором высокочастотных импульсов, дел-ител ми и смесителем импульсов, а также схемой сравнени , дешифратором и схемой запрета, при этом выход формировател пр моугольных импульсов подключен ко входу разделител импульсов низкой частоты, один из выходов которого подключен к установочным входам счетчиков и ко входу блока разности частот, а другие два выхода подключены соответственно к управл ющим входам модул торов, причем высокочастотный вход одного модул тора подключс ко ВХОДУ смеситсл импульсов и к выходу блока разделени импульсов высокой частоты, причем вход последнего подключен к выходу генератора высокочастотных импульсов, а другой вход блока разделени импульсов высокой частоты через делитель св зан со iBTopbiM входом смеснтел илгаульсов , св занного по выходу с высокочастотнымA generator synchronization device containing a square pulse shaper, the inputs of which are connected to the phases of synchronized generators of the same name, and a frequency difference block, characterized in that, in order to improve the accuracy and reliability of synchronization, it is equipped with blocks for separating low and high frequency pulses, modulators, counters, generator of high-frequency pulses, del-tellers and a pulse mixer, as well as a comparison circuit, a decoder and a prohibition circuit, with the output of the driver directly pulses are connected to the input of a low-frequency pulse separator, one of the outputs of which is connected to the installation inputs of the counters and to the input of the frequency difference block, and the other two outputs are connected respectively to the control inputs of the modulators, and the high-frequency input of one modulator is connected to the INPUT of the pulse mixers and to the output of the high frequency pulse separation unit, the latter input being connected to the output of the high frequency pulse generator, and the other input of the high frequency pulse separation unit through elitel associated with iBTopbiM smesntel ilgaulsov input associated with the output of high frequency

входом второго модул тора, вход которого по переполнению объединен с аналогичным входом первого модул тора и подключен одновременно к выходу первого счетчика и к выходу блока разности частот, а выходы модул торов соответственно подключены к счетным входам счетчиков, выходы которых поразр дно св запы со входами схемы сравпепи , выход которой подключеп ко входу блока разности частот, и одновременно ко входуthe input of the second modulator, whose overflow input is combined with the analogous input of the first modulator and connected simultaneously to the output of the first counter and to the output of the frequency difference block, and the outputs of the modulators, respectively, are connected to the counting inputs of the counters, whose outputs are identical to the inputs of the circuit sravpepi, the output of which is connected to the input of the block of frequency difference, and simultaneously to the input

схемы запрета, пр.и этом другой ее вход св зан с выходом блока разности частот, последний вход которого подключен к выходу дешифратора , входы которого подключены к выходам соответствуюп1их разр дов первогоThe prohibition circuit, the other one, is connected to the output of the frequency difference block, the last input of which is connected to the output of the decoder, the inputs of which are connected to the outputs of the corresponding first bits

счетчика.counter.

} rn} rn

mm

задbum

11Ш1{| Ш1Ш11Ш 111Ш1 {| Ш1Ш11Ш 1

I i I I I II I I I I I

JTLJTL

шюшshush

.CD..Cd

/7 / J/ 7 / J

лl

ПP

cm.cm.